

CONTROLE PREDITIVO DE CORRENTE APLICADO A UM CONTROLADOR DE  
CARGA DE BATERIAS BASEADO EM CONVERSOR CC-CC BIDIRECIONAL



Universidade Federal de Juiz de Fora  
Faculdade de Engenharia  
Programa de Pós-Graduação em Engenharia Elétrica

Autor: *Augusto de Caux Henriques Damasceno*

Orientadores: *Prof. Pedro Gomes Barbosa*  
*Prof. Henrique Antônio Carvalho Braga*

JUIZ DE FORA, MG - BRASIL  
JUNHO 2008

CONTROLE PREDITIVO DE CORRENTE APLICADO A UM CONTROLADOR DE  
CARGA DE BATERIAS BASEADO EM CONVERSOR CC-CC BIDIRECIONAL

AUGUSTO DE CAUX HENRIQUES DAMASCENO

DISSERTAÇÃO DE MESTRADO SUBMETIDA AO CORPO DOCENTE DO PROGRAMA  
DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA DA FACULDADE DE ENGE-  
NHARIA DA UNIVERSIDADE FEDERAL DE JUIZ DE FORA COMO PARTE DOS RE-  
QUISITOS NECESSÁRIOS PARA A OBTENÇÃO DO GRAU DE MESTRE EM ENGE-  
NHARIA ELÉTRICA.

Aprovada por:

---

Prof. Pedro Gomes Barbosa, D.Sc.

---

Prof. Henrique Antônio Carvalho Braga, Dr.Eng.

---

Prof. Francisco José Gomes, Dr.

---

Prof. Jose Andres Santisteban Larrea, D.Sc.

JUIZ DE FORA, MG - BRASIL  
JUNHO 2008.

*À Deus e aos meus pais,  
Vicente e Ana Cecília.*

# Agradecimentos

À Deus, pela inteligência, saúde e força de vontade;

Aos meus pais, Vicente e Ana Cecília, pelo afeto, dedicação, compreensão e conselhos, aos meus irmãos Gustavo e Filipe, pela grande amizade, à Ana Luisa pelo amor e carinho;

Ao Prof. Pedro Gomes Barbosa, pela dedicação, amizade e pela boa vontade de transmitir seus conhecimentos;

Ao Prof. Henrique Antônio Carvalho Braga, pelo interesse em ajudar, pelo apoio técnico e compreensão;

Ao Prof. Carlos Augusto Duque, pelo apoio técnico e pela atenção;

Aos amigos pelo companheirismo e compartilhamento de seus conhecimentos;

Aos desenvolvedores do ATP/EMTP, Dia, Gimp, L<sup>A</sup>T<sub>E</sub>X, Miktex e LEd que tornaram possível esta dissertação.

À Universidade Federal de Viçosa (UFV) por ter me acolhido durante cinco anos.

À Universidade Federal de Juiz de Fora (UFJF) pelo suporte oferecido durante estes dois anos.

À Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) por fornecer suporte de acesso ao portal do IEEEE.

E ao Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) pelo incentivo financeiro.

*“A imaginação é mais importante que o conhecimento.”*

A. Einstein.

Resumo da Dissertação apresentada ao Programa de Pós-Graduação em Engenharia Elétrica da UFJF como parte dos requisitos necessários para obtenção do grau de Mestre em Engenharia Elétrica (M.Eng.)

CONTROLE PREDITIVO DE CORRENTE APLICADO A UM CONTROLADOR DE CARGA DE BATERIAS BASEADO EM CONVERSOR CC-CC BIDIRECIONAL

*Augusto de Caux Henriques Damasceno*

Junho 2008

Orientadores: Prof. Pedro Gomes Barbosa  
Prof. Henrique Antônio Carvalho Braga

Área de Concentração: Instrumentação e Controle

Este trabalho investiga a utilização do controle preditivo digital no modo corrente para controlar um conversor CC-CC bidirecional conectado ao sistema de geração fotovoltaico. O conversor CC-CC, com controle digital no modo corrente, opera como um sistema de carga de bateria de alta performance, possibilitando o prolongamento de sua vida útil por utilizar um controle de carga preciso, com constante monitoramento e rápida proteção. A modelagem digital do conversor e o controle são apresentados e discutidos. Resultados de simulação são usados para validar os procedimentos do projeto do controle. O controle digital no modo corrente foi implementado em um DSP TMS320F2812 da Texas Instruments.

Abstract of the Dissertation presented to the Program of Electrical Engineering of UFJF as a partial fulfillment of the requirements for Master of Electrical Engineer Degree (M.Eng.)

PREDICTIVE CURRENT MODE CONTROL APPLIED TO A BATTERY CHARGE  
SYSTEM BASED ON BIDIRECTIONAL DC-DC CONVERTER

*Augusto de Caux Henriques Damasceno*

June 2008

Advisors: Prof. Pedro Gomes Barbosa  
Prof. Henrique Antônio Carvalho Braga

Concentration Area: Instrumentation and Control

This work investigates the utilization of a predictive digital current-mode controller for a bidirectional DC-DC converter connected to a photovoltaic electric generation system. The DC-DC converter, with the digital current control, operates as a high performance battery charger system, enabling long battery life by providing precision charging control, constant monitoring and fast protection. Digital modeling of the converter and the controller are presented and discussed. Simulation results are used to validate the design controller procedures. The digital current-mode control was implemented in the TMS320F2812 DSP of Texas Instruments.

# Sumário

<b>1</b>	<b>Introdução</b>	<b>1</b>
1.1	Identificação do problema . . . . .	1
1.2	Motivação do estudo . . . . .	2
1.3	Contribuições . . . . .	4
1.4	Objetivos . . . . .	4
1.5	Organização do texto . . . . .	5
<b>2</b>	<b>Sistema Fotovoltaico Baseado em Estrutura Descentralizada</b>	<b>6</b>
2.1	Considerações iniciais sobre a utilização de baterias em sistemas PV . . . . .	6
2.2	Baterias chumbo-ácido . . . . .	8
2.3	Processo de carga da bateria . . . . .	10
2.3.1	Estimação do estado de carga e vida útil da bateria . . . . .	11
2.3.2	Algoritmo de carga/descarga . . . . .	12
2.4	Topologia do conversor bidirecional . . . . .	13
2.5	Ondulações CA . . . . .	16
2.6	Modelagem de conversores estáticos . . . . .	17
2.7	Conclusões parciais . . . . .	18
<b>3</b>	<b>Controle de Conversores Estáticos</b>	<b>19</b>
3.1	Controle modo tensão . . . . .	20
3.2	Controle modo corrente . . . . .	21
3.2.1	Controle modo corrente de pico . . . . .	22
3.2.2	Controle modo corrente de pico com compensação em rampa . . . . .	22
3.2.3	Controle modo corrente média . . . . .	23
3.3	Implementação do controlador digital . . . . .	23
3.3.1	Processamento digital de sinais de tempo contínuo . . . . .	24
3.3.2	Amostragem síncrona . . . . .	26
3.4	Malhas de controle para o conversor bidirecional . . . . .	30
3.4.1	Malha interna - controle preditivo digital modo corrente . . . . .	30
3.4.2	Malha externa - controle proporcional-integral . . . . .	33
3.5	Robustez e considerações de projeto . . . . .	37
3.5.1	Variação da indutância do conversor bidirecional . . . . .	37
3.5.2	Resolução dos ADCs e DPWMs . . . . .	38
3.6	Conclusões parciais . . . . .	40

<b>4</b>	<b>Simulações Digitais</b>	<b>41</b>
4.1	Amostragem síncrona e controle preditivo . . . . .	41
4.1.1	Amostragem <i>Timer Underflow</i> com defasagem de um ciclo . . . . .	42
4.1.2	Amostragem <i>Timer Underflow</i> com defasagem de dois ciclos . . . . .	44
4.1.3	Amostragem <i>Timer Period Match</i> com defasagem de dois ciclos . . . . .	45
4.2	Robustez do controle preditivo . . . . .	46
4.3	Controle da malha externa . . . . .	48
4.4	Resolução dos ADCs e DPWMs . . . . .	50
4.5	Conversor operando no modo bidirecional . . . . .	51
4.6	Conclusões parciais . . . . .	52
<b>5</b>	<b>Implementação Experimental</b>	<b>54</b>
5.1	Circuitos de interface entre o conversor e o DSP . . . . .	55
5.1.1	Circuito de condicionamento de sinal . . . . .	57
5.1.2	Circuito de condicionamento do sinal de disparo . . . . .	58
5.2	Controle de corrente . . . . .	59
5.3	Variação da tensão do barramento CC . . . . .	61
5.4	Bateria interligada ao sistema PV . . . . .	62
5.5	Conclusões parciais . . . . .	65
<b>6</b>	<b>Conversores <i>Interleaved</i></b>	<b>67</b>
6.1	Considerações iniciais . . . . .	67
6.2	Simulações no programa ATP/EMTP . . . . .	69
6.3	Conclusões parciais . . . . .	71
<b>7</b>	<b>Conclusões</b>	<b>72</b>
7.1	Conclusões finais . . . . .	72
7.2	Propostas de trabalhos futuros . . . . .	73
<b>A</b>	<b>Produção Científica</b>	<b>78</b>
A.1	Publicações em Anais de Congressos Nacionais . . . . .	78
<b>B</b>	<b>Técnicas de Modelagem</b>	<b>79</b>
B.1	Média de espaço de estados . . . . .	79
B.2	Modelo de circuito equivalente . . . . .	81
<b>C</b>	<b>Programando em ATP e DSP</b>	<b>83</b>
C.1	Algoritmo em MODELS/ATP . . . . .	83
C.2	Registradores do DSP TMS320F2812 . . . . .	85
C.3	Algoritmo em Linguagem C/DSP . . . . .	86

# Lista de Figuras

2.1	Sistema PV em estrutura descentralizada. . . . .	7
2.2	Custos do sistema PV - fonte: IEA2002. . . . .	8
2.3	Banco de baterias chumbo-ácido com seis células em série. . . . .	9
2.4	Estágios de carga para a bateria chumbo-ácido. . . . .	12
2.5	Algoritmo de carga/descarga da bateria. . . . .	13
2.6	Topologias de conversores CC-CC PWM não isolados: (a) <i>buck</i> e (b) <i>boost</i> . . . . .	14
2.7	Conversor bidirecional CC-CC PWM. . . . .	15
2.8	Forma de onda da corrente no indutor para o conversor bidirecional. . . . .	15
3.1	Diagrama de blocos de malha fechada. . . . .	19
3.2	Diagrama do controle modo tensão. . . . .	20
3.3	Diagrama do CPM de pico. . . . .	22
3.4	Diagrama do CPM com compensação em rampa. . . . .	22
3.5	Diagrama do CPM média. . . . .	23
3.6	Diagrama de blocos do controle digital. . . . .	24
3.7	Circuito esquemático do S/H - <i>TMS320F2812</i> . . . . .	24
3.8	Sinais no S/H. . . . .	25
3.9	Representação espectral de um sinal amostrado. . . . .	26
3.10	Hardware DPWM e interrupções. . . . .	27
3.11	DPWM - modulação <i>trailing edge</i> . . . . .	27
3.12	DPWM - modulação <i>leading edge</i> . . . . .	28
3.13	DPWM - modulação <i>trailing triangle</i> . . . . .	28
3.14	DPWM - modulação <i>leading triangle</i> . . . . .	28
3.15	Malhas de controle para o conversor bidirecional. . . . .	30
3.16	Forma de onda da corrente no indutor com controle preditivo. . . . .	31
3.17	Modelagem da malha interna como fonte de corrente. . . . .	32
3.18	Diagrama de blocos do PI. . . . .	33
3.19	Lugar das raízes para o projeto do controle. . . . .	36
4.1	Diagrama esquemático do conversor bidirecional no ATPDraw. . . . .	42
4.2	Amostragem realizada na subida e controle preditivo de um ciclo. . . . .	43
4.3	Amostragem realizada na subida e controle preditivo de dois ciclos. . . . .	44
4.4	Amostragem realizada na descida e controle preditivo de dois ciclos. . . . .	45
4.5	Indutância da planta alterada para $100 \mu H$ . . . . .	46
4.6	Comparação das razões cíclicas para desvios no parâmetro L. . . . .	46
4.7	Indutância da planta alterada para $250 \mu H$ . . . . .	47
4.8	Comparação das razões cíclicas para desvios no parâmetro L. . . . .	47
4.9	Lugar das raízes para $f_a = 2500 Hz$ . . . . .	48
4.10	Controle de tensão: malha externa a $2500 Hz$ . . . . .	48

4.11	Lugar das raízes para $f_a = 1250 \text{ Hz}$ . . . . .	49
4.12	Controle de tensão: malha externa a $1250 \text{ Hz}$ . . . . .	49
4.13	Corrente no indutor para ADC de $12 \text{ bits}$ e DPWM de $10 \text{ bits}$ . . . . .	50
4.14	Corrente no indutor para ADC de $8 \text{ bits}$ e DPWM de $7 \text{ bits}$ . . . . .	50
4.15	Esquemático do conversor operando como bidirecional no ATPDraw. . . . .	51
4.16	Inversão da corrente no indutor com controle preditivo de um ciclo. . . . .	52
4.17	Inversão da corrente no indutor com controle preditivo de dois ciclos. . . . .	52
5.1	Diagrama esquemático do circuito de interface. . . . .	55
5.2	Protótipo de $3 \text{ kW}$ do conversor bidirecional. . . . .	56
5.3	DSP, placa de condicionamento de sinal e placa de sinal de disparo. . . . .	56
5.4	Circuito de condicionamento de sinal. . . . .	57
5.5	Circuito do sinal de disparo. . . . .	58
5.6	Sinal de disparo do dispositivo $S_2$ e corrente no indutor. . . . .	59
5.7	Circuito esquemático da aquisição de $v_{GE2}$ e $i_L$ . . . . .	59
5.8	Varição na corrente de referência de $3 \text{ A}$ para $5 \text{ A}$ e vice-versa. . . . .	60
5.9	Varição da carga: corrente constante. . . . .	60
5.10	Circuito esquemático da aquisição de $v_{BB}$ e $i_L$ . . . . .	61
5.11	Varição em degrau da tensão no barramento CC. . . . .	61
5.12	Circuito esquemático da aquisição de $v_{CC}$ e $i_L$ . . . . .	62
5.13	Varição senoidal em $120\text{Hz}$ da tensão do barramento CC. . . . .	62
5.14	Tensão no barramento CC e corrente no indutor. . . . .	63
5.15	Circuito esquemático da aquisição de $v_{BB}$ e $i_L$ . . . . .	63
5.16	Tensão na bateria e corrente no indutor quando em estágio de descarga. . . . .	64
5.17	Tensão na bateria e corrente no indutor quando em estágio de carga. . . . .	64
5.18	Tensão na bateria e corrente no indutor. . . . .	65
5.19	Tensão na bateria e corrente no indutor. . . . .	65
6.1	Estrutura <i>interleaved</i> do conversor bidirecional. . . . .	68
6.2	Forma de onda das correntes com dois conversores <i>interleaved</i> . . . . .	68
6.3	Esquemático da simulação do conversor <i>interleaved</i> no ATPDraw. . . . .	69
6.4	Correntes em <i>interleaved</i> para três conversores. . . . .	70
6.5	Comparação entre o conversor simples e o <i>interleaved</i> . . . . .	70
6.6	DFT da corrente para conversores <i>interleaved</i> . . . . .	71
B.1	Circuito equivalente para conversores estáticos. . . . .	81

# Lista de Tabelas

1.1	Projeção dos custos para sistemas de armazenamento de energia. . . . .	2
2.1	Parâmetros da bateria chumbo-ácido - EnerSystem. . . . .	9
3.1	Correlação entre diferentes métodos de modulação e CPM. . . . .	29
4.1	Parâmetros das simulações no ATP/EMTP. . . . .	42
5.1	Parâmetros referentes ao circuito de condicionamento de sinal. . . . .	57
B.1	Parâmetros do circuito equivalente para alguns conversores. . . . .	82
B.2	Parâmetros da função de transferência de pequenos sinais. . . . .	82

# Lista de Abreviaturas e Siglas

**A/D** Analógico/Digital

**ADC** Conversor A/D

**Ah** Ampère-hora

**ATP** programa de transitórios eletromagnéticos alternativo (do inglês, *Alternative Transients Program*)

**C** Capacidade

**CAES** armazenamento de energia em ar comprimido (do inglês, *Compressed Air Energy Storage*)

**CCM** modo de condução contínua (do inglês, *Continuous Conduction Mode*)

**CI** Circuito Integrado

**CPM** controle modo corrente (do inglês, *Current Programmed Mode*)

**D/A** Digital/Analógico

**DAC** Conversor D/A

**DCM** modo de condução descontínua (do inglês, *Discontinuous Conduction Mode*)

**DPWM** modulação por largura de pulso digital (do inglês, *Digital Pulse Width Modulation*)

**DSP** processador digital de sinal (do inglês, *Digital Signal Processor*)

**EM** administrador de eventos (do inglês, *Event Manager*)

**EMI** interferência eletromagnética (do inglês, *Electromagnetic Interference*)

**ESR** resistência série equivalente (do inglês, *Equivalent Series Resistance*)

**EMTP** programa de transitórios eletromagnéticos (do inglês, *Electromagnetic Transients Program*)

**EV** veículos elétricos (do inglês, *Electric Vehicle*)

**IGBT** transistor bipolar com *gate* isolado (do inglês, *Insulated Gate Bipolar Transistors*)

**MPPT** seguidor de máxima potência (do inglês, *Maximum Power Point Tracking*)

- PCB** placa de circuito impresso (do inglês, *Printed Circuit Board*)
- PWM** modulação por largura de pulso (do inglês, *Pulse Width Modulation*)
- PFC** correção de fator de potência (do inglês, *Power Factor Correction*)
- PI** compensador proporcional-integral
- PIE** interrupções periféricas (do inglês, *Peripheral Interrupt Expansion*)
- PV** células fotovoltaicas (do inglês, *Photovoltaic cells*)
- SGD** Sistemas de Geração Dispersa
- SLI** partida, iluminação e ignição (do inglês, *Starting, Lighting and Ignition*)
- SMD** componentes de montagem superficial (do inglês, *Superficial Monting Device*)
- SMES** sistemas de armazenamento de energia em bobinas supercondutoras (do inglês, *Superconducting Magnetic Energy Storage Systems*)
- S/H** amostrador/retentor (do inglês, *Sample/Hold*)
- SoC** estado de carga (do inglês, *State of Charge*)
- TACS** pacote de análise transitória de sistemas de controle (do inglês, *Transient Analysis of Control Systems*)
- UPS** fonte de alimentação ininterrupta (do inglês, *Uninterruptible Power Supply*)

# Capítulo 1

## Introdução

Nas últimas décadas, engenheiros e cientistas têm investigado a utilização de sistemas de geração baseados em células fotovoltaicas (do inglês, *Photovoltaic cells*) (PV) como alternativa para atender à demanda de energia elétrica de centros comerciais e industriais ou áreas residenciais [1]. O interesse na utilização desses módulos PV tem sido motivado por fatores como: (i) a redução dos custos dos painéis PV, (ii) baixas perdas por transmissão, já que o sistema de geração PV pode ser instalado próximo ao centro de carga, (iii) baixa manutenção, devido a robustez dos painéis PV e ausência de partes mecânicas e (iv) o fato dos painéis PV gerarem uma energia limpa [2] e [3].

### 1.1 Identificação do problema

Apesar das vantagens citadas anteriormente, os sistemas PV não são capazes de garantir um fornecimento “contínuo”<sup>1</sup> de energia elétrica para uma carga já que as células PV não conseguem gerar energia elétrica durante a noite ou longos períodos nublados. Dessa maneira, quando se deseja garantir um fornecimento contínuo de energia elétrica para uma carga deve-se prever a instalação de um sistema de armazenamento de energia em paralelo com o sistema PV. Uma segunda consideração que deve ser feita aqui é que a irradiação solar que atinge os painéis solares PV num determinado período pode não ser suficiente para gerar a quantidade de energia elétrica que uma carga ou sistema elétrico demanda do sistema de geração. Neste caso o sistema de armazenamento forneceria a quantidade de energia que falta. Não obstante, não se pode esquecer a situação em que a energia elétrica gerada nos painéis PV é maior que aquela consumida pela carga ou sistema elétrico. Neste caso, o excedente da energia elétrica gerada pelos painéis solares poderia ser armazenada para uso posterior.

---

<sup>1</sup>O termo contínuo está grafado entre aspas no texto pois o fornecimento de energia elétrica para uma carga irá depender da capacidade do elemento armazenador durante os períodos em que os painéis PV não recebem irradiação solar.

Pelo exposto, tem-se que os elementos acumuladores ou armazenadores de energia são fundamentais para garantir um funcionamento autônomo dos sistemas de geração de energia elétrica baseados em células PV.

A Tabela 1.1 apresenta uma comparação das capacidades e dos custos, por  $kW$  e por  $kWh$ , de armazenadores de energia de diferentes tecnologias [4]. Dentre aqueles baseados em tecnologias já amadurecidas encontram-se desde o armazenamento de energia por bombeamento de água e o armazenamento de energia em ar comprimido (do inglês, *Compressed Air Energy Storage*) (CAES), para o armazenamento de energia em larga escala, até o armazenamento de energia em volantes de inércia (do inglês, *flywheels*) e os acumuladores eletroquímicos. Já entre os elementos armazenadores baseados em tecnologias emergentes pode-se citar os supercapacitores, que são normalmente indicados para sistemas relativamente pequenos, e os sistemas de armazenamento de energia em bobinas supercondutoras (do inglês, *Superconducting Magnetic Energy Storage Systems*) (SMES).

Tabela 1.1: Projeção dos custos para sistemas de armazenamento de energia.

Sistemas	Faixas de potência (MW)	US\$/kW	US\$/kWh
Acumuladores eletroquímicos	0,5–100	100–200	150–300
Supercapacitor	1–10	300	3600
Volante de inércia	1–10	200–500	100–800
SMES	10–1000	300–1000	300–3000
CAES	50–1000	500–1000	10–15
Bombeamento de água	100–1000	600–1000	10–15

A análise da Tabela 1.1 permite observar que os acumuladores eletroquímicos estão entre os dispositivos de armazenamento mais baratos disponíveis atualmente no mercado. Além de serem uma tecnologia bastante dominada tem-se a vantagem de poder associar vários elementos em série e paralelo para alimentar sistemas elétricos desde alguns  $W$  até centenas de  $kW$  de capacidade. É de se observar que tecnologias como o bombeamento de água e o CAES apresentam um baixo custo por  $kWh$  e um alto custo por  $kW$  o qual limita a sua utilização em sistemas PV.

## 1.2 Motivação do estudo

As baterias ou acumuladores eletroquímicos são dispositivos que convertem energia química em energia elétrica a partir de uma reação de oxidação-redução. Em muitos modelos, essas reações eletroquímicas são reversíveis, ou seja, pode-se entregar energia elétrica nos terminais da bateria, a partir de um circuito externo, e convertê-la em energia química em seus elementos ativos, o que caracteriza o processo de recarga.

Diferentemente de outros tipos de reações não eletroquímicas, como oxidação ou combustão, onde os elétrons são transferidos diretamente ou só se produz calor, respectivamente, os acumuladores eletroquímicos convertem a energia química diretamente em energia

elétrica e vice-versa. Portanto não estão sujeitas às limitações comuns às máquinas térmicas devido a segunda lei da termodinâmica (*Ciclo de Carnot*). Logo as baterias são capazes de ter uma maior eficiência na conversão de grandes quantidades de energia.

Normalmente as baterias utilizadas em aplicações PV devem ter características diferentes quando comparadas com as baterias utilizadas em outras aplicações como fonte de alimentação ininterrupta (do inglês, *Uninterruptible Power Supply*) (UPS), ou veículos elétricos (do inglês, *Electric Vehicle*) (EV), pois não é possível obter o mesmo ciclo de carga e descarga, ou seja, em cada uma das situações as exigências para as cargas e descarga são distintas necessitando-se de tipos diferentes de baterias. Nas aplicações PV, a redução da vida útil das baterias contribui significativamente para o aumento dos custos do sistema de geração que em muitos casos chega a 40 % do custo total. Assim, um aumento no tempo de vida das baterias além de melhorar a confiabilidade do sistema resulta numa significativa redução dos custos operacionais do sistema [5].

O tipo de acumulador eletroquímico mais empregado atualmente nos sistemas de geração PV são as baterias chumbo-ácido. Estas baterias têm sido as mais utilizadas por apresentarem uma grande capacidade de armazenamento de energia combinado com um custo inicial mais baixo. Por outro lado a vida útil dessas baterias pode ser estendida evitando-se condições de operações críticas como longos períodos de sobrecarga ou descargas profundas [5].

As baterias chumbo-ácido apresentam vantagens como (i) técnicas de fabricação simples e de baixo custo, (ii) o fato de utilizar uma tecnologia consolidada, confiável e bem compreendida, (iii) quando usadas corretamente, são duráveis e têm uma boa confiabilidade, (iv) a auto-descarga está entre as mais baixas dos sistemas de baterias recarregáveis e (v) são capazes de altas taxas de descarga. Já suas principais limitações são: (i) baixa densidade de energia, pobre relação peso/energia, o que as limita para uso em aplicações embarcadas, (ii) número limitado de ciclos de descarga profundas, sendo compatível com aplicações auxiliares que requerem esses tipos de descargas ocasionalmente, (iii) contém eletrólito ácido e elementos que usam o chumbo como metal ativo, o que a torna agressiva ao meio ambiente, (iv) há restrições quanto ao transporte de fluidos chumbo-ácido, preocupações ambientais relativas ao derramamento e ao descontrole térmico ocorrido com o carregamento impróprio.

A vida útil das baterias chumbo-ácido é determinada principalmente pelo modo de carga e de descarga a que são submetidas. Um melhor desempenho deste processo pode ser alcançado utilizando-se o método de carga por múltiplos estágios proposto pelos fabricantes [6]. Uma maneira de realizar o processo de carga das baterias pelo método de múltiplos estágios compreende a utilização de um conversor CC-CC que possa ser controlado no modo de corrente e no modo de tensão. Além disso esse conversor CC-CC deve possuir uma característica bidirecional para permitir tanto a carga quanto a descarga das baterias. Logo, há a necessidade da elaboração do controle para tal processo pois dependendo da demanda da carga, da insolação e da condição de carga da bateria será mais conveniente carregá-la ou descarregá-la.

Controles analógicos para prover a carga e descarga de baterias são amplamente co-

nhecidos [7], mas com os recentes avanços nas tecnologias de microprocessador e processador digital de sinal (do inglês, *Digital Signal Processor*) (DSP), incluindo o aumento da capacidade de processamento e diminuição dos custos, a utilização do controle digital vem se tornando cada vez mais viável. Em geral, é aceitável que o controlador digital ofereça mais funcionalidades se comparado aos controladores analógicos.

## 1.3 Contribuições

As contribuições deste trabalho são:

- i. Emprego do controle digital aplicado ao processo de carga de baterias;
- ii. Desenvolvimento de algoritmos em MODELS para simulação de controles digitais em programa de transitórios eletromagnéticos alternativo (do inglês, *Alternative Transients Program*) (ATP)/programa de transitórios eletromagnéticos (do inglês, *Electromagnetic Transients Program*) (EMTP);
- iii. Desenvolvimento de algoritmos em linguagem C para o controle digital, utilizando-se o DSP *TMS320F2812*.
- iv. Desenvolvimento de um protótipo para utilização na usina PV presente no campus da Universidade Federal de Juiz de Fora.

## 1.4 Objetivos

Este trabalho busca atingir os seguintes fins:

- i. Modelar e simular o conversor bidirecional CC-CC como controlador de carga da bateria em ATP/EMTP;
- ii. Investigar a utilização do controle digital preditivo modo corrente para controlar o processo de carga/descarga do banco de baterias;
- iii. Implementar o controle digital preditivo no DSP *TMS320F2812*;
- iv. Desenvolver um protótipo do conversor bidirecional CC-CC de 3 kW para ser usado em um sistema de geração PV;
- v. Interligar o protótipo ao sistema PV.
- vi. Propor a utilização de conversores *interleaved* bidirecionais CC-CC com modulação por largura de pulso (do inglês, *Pulse Width Modulation*) (PWM), a fim de minimizar as ondulações de tensão e corrente na bateria;

## 1.5 Organização do texto

O texto desta dissertação está organizado em sete capítulos, incluindo os capítulos de Introdução e de Conclusões Finais além de três apêndices.

O Capítulo 2 descreve o sistema de geração de energia PV no qual é inserido o banco de baterias. A bateria chumbo-ácido, o processo de carga, a topologia do conversor bidirecional e temas relacionados são apresentados.

O Capítulo 3 apresenta alguns detalhes sobre o controle de conversores estáticos, mostrando suas peculiaridades tanto para o controle analógico quanto para o digital. São discutidos alguns fatores importantes na aplicação de controladores digitais aos conversores estáticos como por exemplo a amostragem síncrona, resolução do Conversor A/D (ADC) e erros de quantização.

No Capítulo 4 são mostrados os resultados alcançados com a modelagem digital do conversor CC-CC bidirecional PWM no programa ATP/EMTP. A simulação é parte de uma metodologia adotada para a implementação do sistema que possibilita encontrar erros e testar as técnicas de amostragens e de controle.

O Capítulo 5 mostra detalhes da construção de um protótipo de 3 kW de um conversor CC-CC bidirecional PWM usado como controlador de carga de um banco de baterias. São apresentados os resultados alcançados em testes realizados com carga resistiva e com a interligação da bateria ao sistema PV.

No Capítulo 6 é investigada uma topologia *interleaved* de conversor CC-CC bidirecional PWM com um controlador preditivo digital de corrente. Resultados de simulações são usados para demonstrar a viabilidade e o desempenho dinâmico da topologia estudada.

No Capítulo 7 são apresentadas as conclusões gerais deste trabalho e algumas sugestões para trabalhos futuros que podem resultar na continuidade desta pesquisa.

No Apêndice A são listados os artigos derivados deste programa de mestrado.

O Apêndice B apresenta de forma sucinta a técnica de modelagem matemática baseada na média de espaço de estados que é fundamental para o entendimento da modelagem de conversores estáticos.

Finalmente, no Apêndice C são apresentados os algoritmos implementados no ambiente MODELS ATP/EMTP e linguagem C, usado para programar o DSP *TMS320F2812* da *Texas Instruments*. Além dos algoritmos desenvolvidos, é apresentada uma breve descrição dos registradores do processador utilizado.

## Capítulo 2

# Sistema Fotovoltaico Baseado em Estrutura Descentralizada

De uma maneira genérica os sistemas de geração PV podem ser classificados, de acordo com o esquema de conexão e funções dos conversores estáticos, em (i) topologia centralizada e (ii) topologia descentralizada. Além disso, esses sistemas podem também ser classificados de acordo com o tipo de conexão à rede elétrica, como sistemas (a) não-isolados ou conectados e (b) isolados ou não-conectados à rede básica de distribuição de energia. Ainda sobre a conexão dos sistemas PV à rede CA, estes também podem ser conectados diretamente ou através de transformadores. Apesar de maior área necessária para a instalação do sistema PV, os transformadores de conexão fornecem uma proteção adicional para os painéis PV e conversores, que ficam isolados galvanicamente da rede CA.

A Figura 2.1 mostra o diagrama esquemático genérico de um sistema de energia renovável PV descentralizado. Nessa figura pode-se observar as diversas partes que compõem o sistema PV: (i) painéis fotovoltaicos, (ii) baterias, (iii) conversores CC-CC e (iv) conversores CC-CA. Na estrutura descentralizada cada conversor tem uma função distinta e é possível fornecer energia elétrica para cargas CA ou até mesmo cargas CC.

### 2.1 Considerações iniciais sobre a utilização de baterias em sistemas PV

As aplicações de sistemas de geração PV conectados à rede elétrica ou Sistemas de Geração Dispersa (SGD), baseado em células fotovoltaicas, têm crescido nos últimos anos nos países industrializados [8]. A norma IEEE Std-929-2000 apresenta diversas recomendações para interconexão de sistemas fotovoltaicos à rede elétrica [9]. Essas recomendações tratam desde assuntos importantes tais como o fenômeno chamado ilhamento, onde parte da rede de distribuição fica energizada pelo SGD quando o sistema CA está fora de serviço, até




Figura 2.1: Sistema PV em estrutura descentralizada conectado ou não a rede elétrica básica.

níveis toleráveis de harmônicos gerados pelos conversores. Na maioria das aplicações desse tipo não são usadas baterias para armazenar parte da energia convertida nas células fotovoltaicas. Ou seja, toda a energia elétrica convertida nos painéis PV é injetada diretamente na rede CA.

Já os sistemas PV isolados ou não-conectados têm como característica básica o fornecimento de energia a cargas ou sistemas isolados. Esses sistemas são economicamente viáveis quando a distância entre uma rede existente e a carga a ser alimentada é muito longa. Como toda a energia consumida pela carga deve ser fornecida pelo sistema de geração PV, devem ser utilizadas baterias chumbo-ácido para garantir desde algumas horas até alguns dias de fornecimento contínuo de energia elétrica. Estima-se que aproximadamente 80% de todas as aplicações de módulos PV são de sistemas não conectados à rede CA. Existem também os sistemas híbridos onde o sistema de geração PV é conectado em paralelo com outras fontes de energia como por exemplo diesel-geradores ou geradores eólicos.

Atualmente, os dispositivos de armazenamento usados nos sistemas PV possuem um custo relativo inicial de cerca de 13 % do custo total da instalação do sistema, como ilustrado na Figura 2.2. Contudo os custos operativos desses dispositivos podem chegar a 46 % do custo total quando são considerados os custos de manutenção. Portanto deve-se dar prioridade no desenvolvimento de controladores de carga eficazes e confiáveis para reduzir os custos do sistema como um todo, que sejam capazes de aumentar a vida útil das baterias [10].

As baterias podem ser conectadas diretamente ao barramento CC ou através de um conversor CC-CC bidirecional como observado na Figura 2.1. Esses conversores representam somente 5 % do custo total do sistema e é extremamente importante que estes sejam melhorados. Essa afirmação é baseada no fato de que um aumento em 10 % no custo dos controladores de carga pode levar a uma redução de 50 % no custo do armazenamento, dobrando a vida útil das baterias. Assim o gerenciamento das baterias é um dos pontos mais eficientes para diminuir os custos dos sistemas de geração PV como um todo [10].




Figura 2.2: Custos do sistema PV - fonte: IEA2002.

No que diz respeito a possíveis configurações dos sistemas PV, a topologia centralizada, até agora, tem sido a mais amplamente utilizada. O emprego de um único conversor para efetuar o seguidor de máxima potência (do inglês, *Maximum Power Point Tracking*) (MPPT) leva a uma subutilização da capacidade de geração dos painéis PV em situações nas quais parte dos painéis, danificados e/ou envelhecidos, contribuem para um decréscimo da eficiência e aumento dos custos da energia gerada pelo sistema [11].

A comercialização de sistemas PV não conectados à rede é tradicionalmente baseada em estruturas centralizadas. Nestes casos, quando um ou mais painéis PV são danificados, o sistema não pode entregar a máxima energia gerada. Adicionalmente, estes sistemas têm sistemas de armazenamento de energia de pior qualidade, devido ao fato do banco de baterias ser conectado diretamente ao barramento CC.

A estrutura do sistema PV descentralizado, como apresentado neste trabalho, possibilita a interligação de vários painéis PV a partir de vários conversores que buscam o melhor ponto de operação do sistema. Outra vantagem da estrutura descentralizada é a possibilidade de realizar manutenção em partes do sistema de geração, aumentando a confiabilidade da instalação. Os sistemas descentralizados podem ter um ganho de aproximadamente 16 % na entrega de energia ao barramento quando comparado aos sistemas centralizados [11].

No sistema descentralizado, o banco de baterias é alocado fora do fluxo principal de energia, sendo interligado por um conversor com controle bidirecional do fluxo de energia. Esta topologia evita cargas e descargas desnecessárias do banco de baterias, possibilitando um prolongamento dos ciclos de vida do sistema de armazenamento [12], [13].

## 2.2 Baterias chumbo-ácido

Pelo exposto nas seções anteriores, interliga-se um banco de baterias a um sistema de geração PV com o propósito de garantir um fornecimento ininterrupto de energia elétrica. A Figura 2.3 mostra uma fotografia de um banco de baterias formado por seis células ou

elementos. Nas baterias chumbo-ácido, cada célula tem uma tensão nominal de aproximadamente 2 V. A bateria exibida é fabricada pela EnerSystem [14] e seus parâmetros são mostrados na Tabela 2.1.



Figura 2.3: Banco de baterias chumbo-ácido com seis células em série.

A bateria é um dispositivo eletroquímico que converte diretamente a energia armazenada na forma química em eletricidade ou vice-versa. A equação que modela a reação eletroquímica que ocorre nos elementos de uma bateria chumbo-ácido é apresentada a seguir:



Alguns parâmetros das baterias são essenciais para o projeto dos controladores de carga. Os diversos tipos de baterias chumbo-ácido podem ser agrupados em: (i) baterias para partida, iluminação e ignição (do inglês, *Starting, Lighting and Ignition*) (SLI), (ii) baterias para tração e (iii) baterias estacionárias [15].

Tabela 2.1: Parametros da bateria chumbo-ácido - EnerSystem.

Parâmetro	Valor
Capacidade nominal	500 Ah/24h
Tensão de sobrecarga	2,65 V
Auto-descarga	2 %/mês (25°C) 12 %/mês (55°C)
Corrente de descarga máxima	150 A
Densidade do eletrólito	1300 gr/dm <sup>3</sup>

As baterias SLI são um tipo de bateria chumbo-ácido projetada principalmente para ciclos rasos, as quais são frequentemente utilizadas para partida de veículos. Um grande

número de eletrodos por célula permite à bateria fornecer altas correntes de descarga durante um curto período. Embora não sejam projetadas para uma longa vida sob ciclos profundos, as baterias SLI, às vezes, são usadas em sistemas de PV, principalmente nos países em desenvolvimento, onde são os únicos tipos de baterias fabricadas.

Baterias para tração são um tipo de bateria chumbo-ácido projetada para ciclos de carga e descarga profundos. Elas são tipicamente usadas em veículos elétricos e equipamentos como carros de *golf* e empilhadeiras. Baterias para tração são muito populares para uso em sistemas PV devido à capacidade dos ciclos e sua longa vida útil.

Por fim, as baterias estacionárias são geralmente utilizadas em UPS para prover energia em caso de faltas em computadores, equipamentos telefônicos e outras cargas ou dispositivos críticos. Geralmente elas são projetadas para descarga profundas e ocasionais e ciclos limitados.

## 2.3 Processo de carga da bateria

As especificações de carga e os pontos de operação do controle, que dependem da bateria e do ambiente, são pontos deficientes no que trata de operação de sistemas PV. Um bom entendimento de como baterias operam em sistemas PV é essencial para o sucesso deste.

A principal função do controlador de carga em sistemas PV é proteger a bateria contra sobrecargas e sobredescargas. Qualquer sistema que tenha demandas imprevisíveis, intervenção do usuário, otimização ou subdimensionamento das baterias para minimizar custos iniciais ou outras características que permitam uma excessiva sobrecarga ou sobredescarga da bateria necessitam de um controlador de carga ou desconexão por baixa tensão, ou o resultado será uma diminuição da vida da bateria e decréscimo da carga disponível [16].

O emprego do conversor bidirecional para a carga do banco de bateria torna possível a utilização de um nível de tensão nos terminais da bateria diferente do nível de tensão do barramento CC. Assim evita a ligação de muitas células em série e conseqüentemente diminui o desbalanceamento entre as mesmas. Para a escolha do nível de tensão do banco é preciso também levar em consideração a eficiência do conversor bidirecional, pois a eficiência é dependente dos níveis de tensão aos quais o conversor está submetido.

O processo de carga da bateria requer do controlador uma estratégia elaborada de controle, que carregue a bateria o mais rápido possível, pois os sistemas PV possuem limitações quanto a disponibilidade da energia para realizar tal processo.

O processo indicado pelos fabricantes consiste da utilização de um algoritmo de quatro estágios [6] que integra as vantagens do método de carga em corrente constante e em tensão constante, sendo este método também conhecido como IU. Sua utilização maximiza o processo de carga e aumenta a vida útil das baterias.

### 2.3.1 Estimação do estado de carga e vida útil da bateria

A Capacidade ( $C$ ) de uma bateria indica a quantidade total de carga disponível e normalmente é expressa em Ampère-hora (Ah). A corrente de carga ou descarga da bateria é comercialmente especificada em termos da taxa  $C$  (ou  $C$  rate, do inglês). A capacidade da bateria indicada na folha de dados, normalmente, corresponde à medição da capacidade para uma taxa de descarga de  $C/10$ , pois a capacidade varia de forma inversa à taxa de descarga, ou seja, elevadas correntes de descarga resultam em menor capacidade.

A determinação do estado de carga (do inglês, *State of Charge*) (SoC) de uma bateria em funcionamento é um processo complexo. Dentre os vários métodos propostos para estimar o SoC tem-se o balanço de Ah [5] cuja relação é dada por:

$$SoC[n + 1] = SoC[n] + \frac{(I_{BB}[n] - I_{gas})T_{SoC}}{C_{10}} \quad (2.2)$$

onde:  $SoC[n + 1]$  é o estado de carga no instante  $n + 1$ ;

$SoC[n]$  é o estado de carga no instante  $n$ ;

$I_{BB}[n]$  é a corrente da bateria no instante  $n$ ;

$I_{gas}$  é o fator de perdas.

$T_{SoC}$  é o intervalo entre amostras;

$C_{10}$  é a capacidade nominal para uma taxa de descarga de  $10h$ ;

A relação (2.2) permite estimar o SoC levando em consideração as perdas das mesmas. Contudo ele apresenta uma estimativa incorreta quando submetido a longos períodos de carga e descarga incompletos.

Há algum tempo, busca-se o desenvolvimento de métodos de avaliação da vida útil da bateria quando estas estão em operação no sistema PV, que pode ser vantajosa por reduzir custos de manutenção. Uma das técnicas estudadas é baseada na estimativa da resistência interna da bateria. As técnicas utilizadas para medição de impedância de baterias não são padronizadas, e em muitos casos, são técnicas proprietárias. Porém, basicamente, as medições consistem em quantificar o valor da resistência interna. Para realizar tal medição é injetada uma corrente alternada na bateria e mede-se a componente alternada da tensão. Com essas medições o módulo da impedância interna da bateria é calculada e pode-se estimar o SoC [17].

As características de impedância para uma ampla faixa de frequência são estudadas em [18]. Geralmente é observado um comportamento similar e todas as baterias exibem predominantemente um comportamento resistivo entre  $10 Hz$  e  $1 KHz$ . Pode-se então mostrar que a impedância interna é diretamente afetada pelo SoC da bateria. E na região resistiva não exibe qualquer variação significativa dependente da temperatura, para uma faixa de  $25^{\circ}C$  a  $75^{\circ}C$ .

### 2.3.2 Algoritmo de carga/descarga

Numa bateria chumbo-ácido, quando não se conhece previamente o SoC da bateria ou se esta está abaixo de 20% é recomendável começar o processo de carga com uma carga leve conforme indicado na Figura 2.4. A carga leve é um estágio de carga da bateria com corrente constante. Neste modo, uma baixa corrente, tipicamente  $C/100$  ou menor, é aplicada a bateria até que a tensão da bateria atinja o valor da tensão de corte,  $V_{CUTOFF}$ . Este nível de tensão corresponde, aproximadamente, a capacidade zero. Esta corrente é imposta na bateria para assegurar uma operação contínua sem danos às células da bateria.




Figura 2.4: Estágios de carga para a bateria chumbo-ácido.

Ao concluir o estágio de carga leve passa-se a operar no estágio de carga intensa, que também é um estágio de carga com corrente constante, cuja função é prover uma carga rápida para a bateria. Fabricantes definem esta corrente como a máxima corrente de carga permitida para as células. Podendo ser aplicada na bateria entre as tensões de corte ( $V_{CUTOFF}$ ) e sobrecarga ( $V_{OC}$ ). Tipicamente, a corrente neste estágio será de  $C/5$  a  $2C$ , dependendo do fabricante e do tipo de bateria.

Reações químicas indesejadas ocorrem quando há sobrecarga da bateria, e o início dessa depende da taxa de carga, quanto mais alta a taxa mais breve será o início das reações. A sobrecarga coincide com 100% da capacidade quando a recarga é feita numa taxa menor que  $C/100$ . Portanto, para altas taxas de carga, é necessário evitar tais reações, sendo necessário realizar o controle da sobrecarga aplicando uma tensão constante. Tipicamente, a tensão  $V_{OC}$  é um valor entre 2,45 V/célula a 2,65 V/célula, dependendo da taxa de carga. A seleção inadequada da tensão  $V_{OC}$  resulta em uma desidratação da bateria e em uma redução da vida útil.

Após completo o processo de carga, SoC a 100%, inicia-se um estágio de carga de flutuação que é realizado com tensão constante e serve para manter a capacidade da bateria

compensando a alta descarga, a qual é devido a processos químicos internos.

A estrutura em máquina de estados proposta para controlar o processo de carga é mostrada na Figura 2.5, cuja autonomia se restringe a determinar a mudança entre estágios de carga. O supervisor (Sup), que controla todo o sistema PV, fornece os parâmetros necessários ao correto funcionamento do controlador de carga/descarga assim como dos outros dispositivos presentes no sistema. Logo o supervisor determina quando é possível carregar, e a corrente de carga ( $I_{BULK}$ ), ou descarregar a bateria.




Figura 2.5: Algoritmo de carga/descarga da bateria.

## 2.4 Topologia do conversor bidirecional

Baseado na topologia descentralizada do sistema de geração fotovoltaico mostrado na Figura 2.1 pode-se concluir que o conversor CC-CC responsável pela carga e descarga do banco de baterias deve ter uma característica bidirecional em corrente. Esta afirmação é devida ao fato de que a tensão do barramento CC do sistema PV é unidirecional e se a corrente pelo conversor não inverter seu sentido o fluxo de potência entre a fonte e o banco de baterias será também unidirecional.

Encontram-se na literatura técnica especializada diversos trabalhos sobre topologias básicas de conversores CC-CC. Esses conversores CC-CC podem ser classificados como conversores isolados, que usam transformadores para isolar a fonte e a carga, e conversores não-isolados, sem transformadores. Apesar do isolamento galvânico entre a fonte e a carga, os transformadores dos conversores isolados não são simples de serem construídos pois são projetados para operarem em frequências elevadas. Além disso esses transformadores também limitam expressivamente a faixa de potência de operação destes conversores.

Já as principais topologias de conversores não isolados são: (i) *buck* ou abaixador, (ii) *boost* ou elevador, (iii) *buck-boost*, (iv) *Ćuk*, (v) *SEPIC* e (vi) *Zeta* [19] [20].

Os conversores *Zeta* e *buck-boost* são considerados inadequados para controlar a carga e a descarga das baterias pois suas correntes de saída possuem valores elevados de ondulação. Essa característica é altamente prejudicial para a vida útil das baterias. Já os conversores *Ćuk*, *SEPIC* e *Zeta* têm um grande número de elementos passivos e um comportamento dinâmico de quarta ordem que aumentam a complexidade da modelagem e do controle dos mesmos. O *SEPIC* apresenta apenas uma das correntes filtradas, enquanto que o *Ćuk* tem ambas. Contudo o *Ćuk* apresenta inconveniente de uma das tensões ser invertida assim como o *buck-boost*.

As Figuras 2.6 (a) e (b) mostram as topologias de um conversor *buck* e um conversor *boost*, respectivamente. Nessa figura a tensão  $V_2$  é relativa aos terminais do conversor que são conectados ao banco de baterias enquanto que a tensão  $V_1$  é relativa aos terminais do conversor que são conectados ao barramento CC. Para que o conversor *buck* e o conversor *boost* funcionem corretamente deve-se garantir que  $V_1 > V_2$ , ou seja, o banco de baterias deve ter uma tensão terminal inferior à tensão do barramento CC. Assim, enquanto o conversor *buck* pode ser usado para carregar a bateria, o conversor *boost* é usado para descarregá-la.




Figura 2.6: Topologias de conversores CC-CC PWM não isolados: (a) *buck* e (b) *boost*.

A Figura 2.7 mostra a topologia de um conversor bidirecional CC-CC PWM, também denominado conversor bidirecional *half-bridge*. Este conversor pode ser visto como resultante da união de dois conversores básicos, sendo eles um conversor *buck*, Figura 2.6 (a), e um conversor *boost*, Figura 2.6 (b).

O mais interessante aspecto do conversor bidirecional é sua fácil realização com módulos pré-fabricados em meia-ponte (*half-bridge*) e *drivers* correspondentes. Esta característica é especialmente proveitosa para aplicações de grande potência já que vários módulos podem ser conectados em paralelo [21]. O fato de se conectar vários módulos em paralelo, além de reduzir a indutância de saída equivalente do circuito, permite a utilização de estratégias de conversão *interleaved*, que possibilitam uma redução das ondulações na forma de




Figura 2.7: Conversor bidirecional CC-CC PWM.

onda da corrente que é usada para carregar a bateria.

A Figura 2.8 ilustra a forma de onda da corrente no indutor para o conversor bidirecional onde se observa que as chaves semicondutoras controladas ( $S_1$  e  $S_2$ ) operam com razões cíclicas complementares ( $d$  e  $1 - d$ ), onde  $d$  é definido em (2.3). Ao variar a razão cíclica pode-se modificar não somente a componente média da corrente como também fazer com que esta passe a trabalhar no quadrante desejado. Portanto este é um conversor classe C. Para utilizá-lo no processo de carga/descarga é necessário que a tensão da bateria seja menor que a tensão do barramento CC, logo  $V_1$  é referente ao barramento CC e  $V_2$  ao banco de baterias, ver Figura 2.7. Portanto este conversor possibilita um banco de baterias com tensão menor que a tensão do barramento o que proporciona uma melhor equalização das células já que reduz a quantidade de células em série.

$$d \triangleq \frac{t_{ON1}}{T_S} \quad (2.3)$$

onde,  $t_{ON1}$  é o tempo que a chave  $S_1$  permanece ativa.




Figura 2.8: Forma de onda da corrente no indutor para o conversor bidirecional.

Uma das características básicas do conversor bidirecional é a operação em dois quadrantes no plano  $(v \times i)$ . Ou seja, a partir de tensões terminais positivas, o conversor bidirecional consegue forçar a corrente por seu indutor a fluir em ambos os sentidos. Por convenção assume-se que durante a carga da bateria a corrente média no indutor,  $\langle i_L \rangle$ , é positiva e

que durante a descarga a corrente tem polaridade inversa, isto é, negativa. O estágio *buck* do conversor bidirecional é composto pelos dispositivos  $S_1$  e  $D_2$ , sendo que a energia flui do barramento CC para o banco de baterias, enquanto que o estágio *boost* é formado pelos dispositivos  $S_2$  e  $D_1$  e neste caso a energia flui do banco de baterias para o barramento CC. Conforme será mostrado adiante, o conversor bidirecional permite inverter o fluxo de energia de maneira rápida e eficiente apenas controlando as razões cíclicas das chaves semicondutoras controladas  $S_2$  e  $S_1$ , sem a necessidade de nenhum artifício externo como intertravamento dos dois estágios ou utilização de dispositivo de manobra mecânica (relés ou contadores) [22].

Para cada um dos estágios, *buck* ou *boost*, operando de forma independente é possível observar a ocorrência do modo de condução descontínua (do inglês, *Discontinuous Conduction Mode*) (DCM), ou seja, poderá ocorrer um período em que a corrente fluindo pela chave controlada e pelo diodo é nula. Quando o DCM ocorre, a corrente para ou da bateria passa a ser descontínua. Já o conversor bidirecional não apresenta esse tipo de comportamento. Controlado com as razões cíclicas das chaves semicondutoras  $S_1$  e  $S_2$  de maneira complementar, conforme mostrado na Figura 2.8, o conversor bidirecional sempre irá operar no modo de condução contínua (do inglês, *Continuous Conduction Mode*) (CCM), com uma chave controlada ou diodo conduzindo corrente.

## 2.5 Ondulações CA

Na prática existem discrepâncias entre o tempo de vida das baterias fornecido pelos fabricantes, normalmente obtidos através de ensaios em condições de laboratórios, e o tempo observado nas aplicações de campo, no qual a tensão e temperatura oscilam [23]. Na maioria das aplicações práticas, a carga da bateria com tensão e corrente não filtrados e/ou mal reguladas são responsáveis por falhas prematuras e pela redução da vida útil das mesmas.

É fato que algumas ondulações na corrente e tensão nos terminais das baterias usadas em aplicações PV são inevitáveis pois a energia elétrica convertida pelas células PV é fortemente dependente das condições de insolação. No caso em que o sistema de geração PV é conectado à rede elétrica apresenta-se ainda as componentes de frequência múltiplas de 120 Hz. Assumindo que a corrente no indutor do conversor bidirecional da Figura 2.7 seja idêntica à forma de onda mostrada na Figura 2.8 pode-se estimar o valor da ondulação de corrente no indutor,  $\Delta I_L$ , pela relação:

$$\Delta I_L = \frac{1}{L}(V_1 - V_2) \frac{V_2}{V_1} \frac{1}{f}, \quad (2.4)$$

onde:  $f$  é a frequência de chaveamento do conversor;

$L$  é o valor da indutância do conversor;

$V_1$  e  $V_2$  são as tensões médias de entrada e de saída do conversor bidirecional.

A análise de (2.4) permite concluir que a ondulação  $\Delta I_L$  independe do valor da corrente de carga cujo valor médio,  $\langle i_L \rangle$ , é igual à corrente média no indutor. Para calcular o valor da indutância,  $L$ , é preciso preestabelecer um valor para  $\Delta I_L$  e fixar um valor para a frequência de chaveamento do conversor. O problema recai então no fato de que a escolha de um valor de  $\Delta I_L$  muito pequeno resultará num valor excessivamente elevado de  $L$  que por sua vez irá implicar em um indutor pesado, volumoso e caro.

Devido aos chaveamentos do conversor bidirecional observa-se ondulações de alta frequência na tensão que alimenta o banco de baterias. A análise da tensão de saída do conversor mostra a existência de harmônicos em frequências múltiplas da frequência de chaveamento. Dessa maneira pode-se então conectar um capacitor,  $C$ , em paralelo aos terminais da bateria para minimizar a circulação de componentes de alta frequência na tensão. O valor do capacitor de saída é normalmente escolhido para forçar uma ressonância com o indutor série cuja frequência é 100 a 1000 vezes menor que a frequência de chaveamento do conversor.

Em muitos conversores bem projetados, as ondulações devido ao chaveamento são de pequena magnitude se comparados com a componente CC. Para a corrente no indutor, um valor típico para a ondulação na carga devido ao chaveamento é de 10 % a 20 % da componente CC. Para a tensão no capacitor de saída, a ondulação requerida é tipicamente menor que 1 % da tensão CC de saída [24].

Pode-se também projetar um filtro de terceira ordem (filtro T), que consiste de um indutor adicional conectado em série entre a bateria e os terminais de saída do conversor. Neste caso a corrente de alimentação da bateria teria uma taxa de filtragem de 60 dB/déc. Apesar de aumentar o número e componentes passivos essa solução minimiza as ondulações de corrente e de tensão nos terminais das baterias, maximizando sua vida útil [12].

Há divergências quanto aos níveis máximos de ondulações permitidos em sistemas de carga de baterias mas os fabricantes, usuários e instituições, como NEMA e IEEE, reconhecem que as ondulações de fato afetam a vida útil das baterias. O Johnson Controls Battery Group, por exemplo, especifica níveis máximos de ondulações permissíveis, para a carga das baterias, na faixa de 0,5 % a 1,5 % *RMS* [23].

## 2.6 Modelagem de conversores estáticos

Os conversores estáticos, em um sistema, estão sujeitos a perturbações. Estas podem ocorrer tanto na sua fonte de alimentação quanto na carga. Dessa forma, para que a tensão ou corrente do conversor seja mantida no valor desejado, mesmo ocorrendo perturbações dentro do sistema, é necessária a implementação de uma malha de controle. Para projetar a malha de controle em conversores estáticos é preciso determinar a função de transferência do estágio de potência do conversor.

O propósito de controlar conversores CC-CC instiga a busca de um modelo que represente o seu comportamento dinâmico. A dificuldade surge devido a estes conversores serem constituídos de dispositivos semicondutores, o que os leva a apresentar um comportamento não-linear e variante no tempo. Essas dificuldades podem ser superadas pelo uso de técnicas que utilizam a forma de onda média e o modelo de pequenos sinais [24]. A análise do comportamento dinâmico destes conversores pode ser feita através de técnicas de linearização desde que considerando pequenas variações em torno do seu ponto de operação no estado permanente, determinando assim o modelo dinâmico de pequenos sinais.

No Apêndice B são mostrados de maneira resumida os princípios das técnicas de modelagem de conversores baseadas na Média de Espaço de Estados apresentado em detalhes em [25] e [24] ou modelos equivalentes obtidos a partir do modelo da chave PWM proposto em [26] e [27].

O modelo obtido para o conversor *boost*, em (B.9), mostra um sistema de fase não-mínima devido à presença de um zero na função de transferência  $G_d(s)$  no semiplano direito do plano- $s$  para sistemas contínuos ou externo ao círculo unitário no plano- $z$  para sistemas discretos. Quando um zero está presente no semiplano direito é difícil obter uma margem de fase adequada em uma realimentação de laço simples convencional em sistemas que têm elevada largura de banda. Deste modo há a necessidade da investigação de outras técnicas de controle.

## 2.7 Conclusões parciais

A bateria chumbo-ácido é um dos dispositivos de armazenamento de energia mais utilizados em aplicações PV. Elas representam cerca de 13 % dos custos iniciais e atingem 46 % dos custos de manutenção. Logo há a necessidade de se reduzir tais custos, o que se consegue com investimentos nos controladores que representam somente 5 % dos custos. Um aumento de 10 % em investimento nos controladores é capaz de dobrar a vida útil das baterias. Dentre os fatores mais importantes para maximizar a vida útil da bateria estão o processo de carga e a diminuição das ondulações na corrente e tensão.

Deste modo é proposta a utilização do conversor bidirecional CC-CC PWM como visto na Figura 2.7 que possibilita a condução de corrente em ambas as direções. Além disso é de fácil realização pois constitui-se de módulos *half-bridge*. Este conversor possibilita inverter o fluxo de energia apenas controlando os sinais de disparo e sem o uso de qualquer dispositivo mecânico.

Trabalhar com razão cíclica complementar evita o DCM e permite obter um modelo matemático único para o conversor bidirecional.

## Capítulo 3

# Controle de Conversores Estáticos

Ao se trabalhar com controle analógico ou digital é muito importante saber avaliar a estabilidade de um sistema. Uma das ferramentas mais utilizadas para se avaliar a estabilidade é o critério de Nyquist. Este critério determina a estabilidade de um sistema de malha fechada com base na resposta em frequência de malha aberta e nos pólos de malha aberta. A função de transferência de malha fechada de um sistema como representado na Figura 3.1 é visualizada em (3.1).




Figura 3.1: Diagrama de blocos de malha fechada.

$$\frac{Y(s)}{X(s)} = \frac{G(s)}{1 + G(s)H(s)}, \quad (3.1)$$

onde:  $Y(s)$  é a variável controlada;

$X(s)$  é o sinal de referência;

$H(s)$  é a função de transferência do condicionamento de sinal;

$G(s)$  é a função de transferência da planta, do controlador e do modulador.

Para se obter estabilidade, todas as raízes da equação característica, que é o denominador em (3.1), devem estar no semiplano esquerdo do plano- $s$ . Vale observar que, embora os pólos e os zeros da função de transferência de malha aberta,  $G(s)H(s)$ , possam estar no semiplano direito do plano- $s$ , o sistema será estável se todos os pólos da função de transferência de malha fechada (isto é, as raízes da equação característica) estiverem no semiplano esquerdo do plano- $s$ .

O critério de estabilidade de Nyquist relaciona a resposta em frequência de malha aberta,  $G(j\omega)H(j\omega)$ , ao número de zeros e pólos da equação características que se situam no semiplano direito do plano- $s$ . Este critério é útil porque a estabilidade absoluta do sistema de malha fechada pode ser determinada graficamente a partir das curvas de resposta em frequência de malha aberta e não há necessidade de determinar de maneira efetiva os pólos de malha fechada [28].

As margens de fase e de ganho de um sistema de controle são uma medida da proximidade do diagrama polar em relação ao ponto  $-1 + j0$ . Portanto, essas margens podem ser utilizadas como critérios de projetos. É importante notar que apenas a margem de ganho ou apenas a margem de fase não fornece indicação suficiente sobre a estabilidade relativa. Ambas devem ser fornecidas pra determinação da estabilidade relativa.

Para um sistema de fase mínima, as margens de fase e de ganho devem ser positivas para que o sistema seja estável. Margens negativas indicam instabilidade. Margens de fase e de ganho apropriadas protegem contra variações nos componentes do sistema e são especificadas por valores positivos definidos. Os dois valores limitam o comportamento do sistema de malha fechada nas proximidades da frequência de ressonância. Para obter um desempenho satisfatório, a margem de fase deve estar entre  $30^\circ$  e  $60^\circ$  e a margem de ganho deve ser maior que 6dB [28]. Com estes valores, um sistema de fase mínima tem estabilidade garantida, mesmo que o ganho de malha aberta e as constantes de tempo dos componentes variem dentro de certos limites.

### 3.1 Controle modo tensão

O sistema de um conversor estático realimentado é mostrado na Figura 3.2. A tensão  $v_2(s)$  é medida utilizando um condicionamento de sinal cuja função de transferência é representada por  $H_2(s)$ . Em controle analógico, normalmente, este sensor é composto por um circuito divisor de tensão resistivo e seu comportamento é modelado como ganho de tensão, que condiciona a tensão  $v_2(s)$  a níveis compatíveis com o circuito de controle.




Figura 3.2: Diagrama do controle modo tensão.

O sinal após o condicionamento,  $H_2(s)v_2(s)$ , é comparado com a tensão de referência  $v_2^*(s)$ , a fim de tornar  $H_2(s)v_2(s)$  igual a  $v_2^*(s)$ , fazendo com que  $v_2(s)$  siga  $v_2^*(s)/H_2(s)$  independente das perturbações impostas ao conversor. A diferença entre  $H_2(s)v_2(s)$  e  $v_2^*(s)$

é denominado sinal de erro,  $e_v(s)$ . Para fazer com que o sinal de erro seja bem próximo de zero é preciso melhorar as características dinâmicas e a estabilidade do conversor, incluindo assim um compensador  $C_v(s)$  na malha de realimentação. No contexto de eletrônica de potência, há uma técnica bastante difundida, proposta por Venable [29], denominada *The k factor*. Esta técnica utiliza um compensador de avanço de fase na correção das margens de fase e de ganho.

Diante da perturbação, o sistema deve retornar rapidamente a seu valor de regime. O tempo de resposta do sistema pode ser reduzido com o aumento do valor da frequência de cruzamento de ganho. Teoricamente, a frequência de cruzamento de ganho poderia assumir valores até metade da frequência de comutação. Entretanto, para rejeitar as perturbações provenientes da comutação do conversor e garantir sua estabilidade para grandes sinais, a frequência de cruzamento de ganho deve ser limitada a 1/10 da frequência de comutação, garantindo sua atenuação em, pelo menos, 20 dB.

O modelo do conversor *boost*,  $G_d(s)$ , apresenta um zero,  $\omega_z$ , na região de instabilidade como observado em (B.9) e na Tabela B.2. Portanto, diz-se que este é um sistema de fase não mínima. Como visto anteriormente a estabilidade só é garantida através da margem de fase e de ganho quando o sistema é de fase mínima. Logo a utilização de compensadores de avanço de fase pode não ser suficiente para garantir a estabilidade deste sistema. Por isso buscam-se outras técnicas como o método de controle analógico por corrente.

## 3.2 Controle modo corrente

O controle modo corrente (do inglês, *Current Programmed Mode*) (CPM) é um sistema com duas realimentações como mostrado na Figura 3.3, onde visualiza-se o CPM de pico. Um laço de controle interno, de corrente, é proposto para simplificar o projeto do laço externo, de tensão. O objetivo desta nova realimentação é controlar a corrente média no indutor em regime permanente, mas na prática o controle é feito com base na corrente de pico. Conversores controlados pelo laço de corrente são ditos operando em CPM [30] e [31].

Este controle tem diversas aplicações em conversores CC-CC e em correção de fator de potência (do inglês, *Power Factor Correction*) (PFC) [32] [33] e uma de suas vantagens é a aplicação em paralelismo de conversores CC-CC. O paralelismo proporciona um aumento da potência nominal, uma melhoria da confiabilidade e permite futuras expansões do sistema [34].

Para o CPM há variantes que estão relacionadas à forma de comparação entre a corrente no indutor e corrente de referência. Deste modo, pode-se classificar o CPM em vale, pico ou média. O fato de controlar a corrente no indutor possibilita uma dinâmica simples e robusta. Dentre as variações citadas, o método de CPM média é o mais indicado por ter maior imunidade a ruído, operar com frequência constante e não precisar da rampa de compensação.

### 3.2.1 Controle modo corrente de pico

O CPM de pico tem como princípio de funcionamento a comparação da rampa de subida da corrente no indutor,  $i_L$ , com um nível de corrente de referência,  $i_C$ . A saída do comparador vai a nível lógico zero quando a corrente instantânea através do indutor atinge o nível de referência. A diferença entre as inclinações da corrente no indutor e da corrente de referência é normalmente muito pequena, especialmente quando a tensão  $v_1(s)$  é relativamente baixa. Conseqüentemente este método é extremamente suscetível a ruídos. A Figura 3.3 mostra o circuito do CPM de pico para o conversor estático e as formas de onda características.




Figura 3.3: Diagrama do CPM de pico.

### 3.2.2 Controle modo corrente de pico com compensação em rampa

O CPM de pico é por natureza instável para razões cíclicas superiores a 0,5 apresentando oscilações na resposta do sistema [30], [33]. A Figura 3.4 mostra a compensação em rampa,  $v_S$ , que é normalmente aplicada à entrada do comparador, para eliminar a instabilidade. Também observam-se as formas de onda características.




Figura 3.4: Diagrama do CPM com compensação em rampa.

### 3.2.3 Controle modo corrente média

O CPM de pico opera comparando diretamente a forma de onda da corrente atual com a corrente de referência que é obtida pela realimentação externa. A técnica de CPM média [33] supera os problemas dos outros métodos por introduzir um alto ganho,  $C_i(s)$ , no erro da realimentação interna de corrente como indicado na Figura 3.5. A partir deste sinal é gerado o sinal PWM de modo semelhante ao controle modo tensão.




Figura 3.5: Diagrama do CPM média.

O controle de corrente analógico é deficiente em alguns aspectos devido a fatores como a sensibilidade a variação de parâmetros e a alta ondulação da corrente no indutor a ser filtrada. Por esses e outros fatores há atualmente uma tendência de substituição do controle analógico pelo controle digital.

### 3.3 Implementação do controlador digital

O controle digital aplicado a conversores estáticos recebe atualmente uma grande atenção do meio acadêmico bem como da indústria, atribuído ao fato deste possuir inúmeras vantagens. Entre elas citam-se a (i) baixa sensibilidade a variações dos parâmetros; (ii) redução do número de componentes passivos; (iii) possibilidade de implementação de controles avançados, proteção e algoritmos de calibração e (iv) flexibilidade, o que permite modificar o projeto das estratégias de controle, ou reprogramá-lo totalmente sem precisar fazer modificações significantes no hardware. No projeto de controladores digitais é importante também o desenvolvimento de sistemas tolerantes a ruídos e que apresentem um desempenho robusto frente ao envelhecimento dos componentes do controlador e à variação da temperatura ambiente [35] e [36].

Além disso, a fabricação dos microcontroladores e DSPs é realizada de forma a tornar acessível a alta performance e o baixo custo dos processadores com periféricos adequados para o controle de conversores estáticos, o qual inclui ADC com múltiplos canais, *encoders* e gerador PWM [37].

### 3.3.1 Processamento digital de sinais de tempo contínuo

O circuito de interface de conversão do sinal de tempo contínuo para a forma digital é denominado ADC. Igualmente, a operação reversa de conversão de um sinal digital em um sinal de tempo contínuo é implementado pelo circuito de interface denominado Conversor D/A (DAC), que normalmente em hardwares digitais dedicados a conversores estáticos são representados pela modulação por largura de pulso digital (do inglês, *Digital Pulse Width Modulation*) (DPWM). O diagrama de blocos da Figura 3.6 ilustra os requerimentos funcionais para o processamento digital de sinais de tempo discreto de um sinal de tempo contínuo.




Figura 3.6: Diagrama de blocos do controle digital.

Além do ADC e do DAC é necessária a inclusão de outros dispositivos como o amostrador/retentor (do inglês, *Sample/Hold*) (S/H). Este circuito é fundamental quando a conversão de analógico para digital é normalmente feita em um tempo finito, pois garante que o sinal analógico de entrada do ADC não contenha resíduos na amplitude até que a conversão se torne completa, evitando assim erros na representação do sinal [38]. O diagrama esquemático de um circuito S/H é mostrado na Figura 3.7.




Figura 3.7: Circuito esquemático do S/H - *TMS320F2812*.

Dado o início da amostragem, decorre-se um tempo para que o sinal seja disponibilizado na saída do S/H. É necessário preestabelecer o tempo no qual o dispositivo  $S$  deverá ser mantido ligado para que a amostragem seja realizada de maneira correta como visualizado na Figura 3.8, este intervalo de tempo é denominado janela de aquisição. As limitações físicas, ou seja, a impedância da fonte do sinal e a impedância de entrada, limitam a máxima frequência de amostragem,  $f_S$ , de operação do ADC. O DSP *TMS320F2812* da Texas Instruments, por exemplo, tem os seguintes parâmetros para o S/H:  $C_P = 10 \text{ pF}$ ,  $C_H = 1,25 \text{ pF}$  e  $R_{ON} = 1 \text{ k}\Omega$  [39].

Em (3.2) é descrita a representação matemática de um sinal amostrado no tempo contínuo obtido pela convolução do sinal contínuo com um trem de impulsos.




Figura 3.8: Sinais no S/H.

$$x_a(t) = \sum_{n=0}^{\infty} x(t)\delta(t - nT_s) = x(t) \sum_{n=0}^{\infty} \delta(t - nT_s). \quad (3.2)$$

onde:  $x_a(t)$  é o sinal amostrado;  
 $x(t)$  é o sinal contínuo;  
 $\sum_{n=0}^{\infty} \delta(t - nT_s)$  é o trem de impulsos.

O condicionamento de sinal de um controle analógico é normalmente mais simples do que de um controle digital já que em sistemas digitais é importante obedecer ao teorema da amostragem. Este teorema diz que, um sinal limitado em banda, ou seja, que não tem nenhuma componente espectral acima da frequência máxima contida no sinal,  $f_M$ , é determinado univocamente por seus valores tomados a intervalos  $T_s$  conforme mostrado pela relação a seguir.

$$\frac{1}{T_s} = f_s \geq 2f_M, \quad (3.3)$$

onde  $f_s$  representa a frequência de amostragem.

Em outras palavras, se um sinal amostrado obedece a condição (3.3) então as amostras conterão toda a informação do sinal original, o que possibilita a sua posterior reconstrução. Para prevenir o efeito danoso conhecido como *aliasing*, um filtro analógico *anti-aliasing* é frequentemente utilizado antes do circuito S/H. O fenômeno *aliasing* provoca uma representação incorreta na forma digital do sinal de tempo contínuo e o filtro garante a limitação em banda do sinal amostrado conforme mostrado nas Figuras 3.9 (a) e (b).

Na prática a construção de um filtro *anti-aliasing* ideal como mostrado na Figura 3.9 (b) é impossível. Quanto mais próximo ao ideal maior deve ser a ordem do filtro, o que torna este processo muito dispendioso. Um inconveniente em relação ao filtro é a sua fase na




Figura 3.9: (a) Representação espectral de um sinal amostrado e (b) Representação espectral de um sinal amostrado com filtro *anti-aliasing*.

banda de passagem, pois esta influencia na realimentação da malha de controle e dificulta o seu projeto. Não se pode garantir que o filtro *anti-aliasing* seja capaz de exercer a sua função sem interferir no sistema.

Uma primeira solução é aumentar a taxa de amostragem e portanto a frequência de corte do filtro, de modo que o problema encontrado com a fase seja minimizado, porém é preciso trabalhar a uma taxa muito mais elevada, o que em alguns casos é inviável. Uma segunda solução é realizar uma amostragem síncrona, ou seja, realizar uma amostragem a cada período de comutação em local predeterminado.

### 3.3.2 Amostragem síncrona

A amostragem é um processo que sempre produz perdas de informação. Porém o aumento dessas perdas depende da taxa de amostragem bem como do instante de amostragem. Em aplicações como conversores estáticos é possível que a frequência de amostragem e comutação sejam iguais ou relacionadas por um número inteiro, o que caracteriza uma amostragem sincronizada. Isto contribui para que o controle seja realizado em uma taxa relativamente baixa e igual ao período de comutação do conversor estático [35].

A implementação da amostragem síncrona tem como base o DPWM, que substitui o tradicional PWM analógico. A função do comparador analógico é substituída por um comparador digital, a geração da portadora é substituída por um contador binário e assim por diante é organizado o hardware do DPWM, como mostrado na Figura 3.10. O DPWM pode

ser encontrado internamente em alguns microcontroladores e DSPs, em unidades periféricas dedicadas, ou como funções especialmente programadas.




Figura 3.10: Hardware DPWM e interrupções.

O fato de a frequência de amostragem ser igual a frequência de comutação, ou múltipla, induz-nos a pensar numa violação do teorema da amostragem. Esta é uma das principais características nas aplicações do controle digital em eletrônica de potência. Tipicamente, em controle digital é recomendado que a frequência de amostragem seja maior que duas vezes a frequência máxima da banda do sinal como em (3.3). Apesar da inconsistência, ao invés de ser prejudicial é normalmente vantajoso para o desempenho do controle e a razão para tal está na sincronização.

Basicamente, são quatro as técnicas<sup>1</sup> de sincronização/modulação: (i) a *trailing edge* mostrada na Figura 3.11, (ii) a *leading edge* mostrada na Figura 3.12, (iii) a *trailing triangle* mostrada na Figura 3.13 e (iv) a *leading triangle* mostrada na Figura 3.14 [40].




Figura 3.11: DPWM - modulação *trailing edge*.

A modulação *trailing triangle*, Figura 3.13, é obtida através da amostragem no instante em que  $v_{TRI}$  se iguala a zero (*timer underflow*). E a modulação *leading triangle*, Figura

<sup>1</sup>As técnicas de sincronização/modulação são referenciadas em inglês por não encontrar uma tradução condizente no português.




Figura 3.12: DPWM - modulação *leading edge*.




Figura 3.13: DPWM - modulação *trailing triangle*.




Figura 3.14: DPWM - modulação *leading triangle*.

3.14, é obtida através da amostragem no instante em que  $v_{TRI}$  tem o seu valor máximo (*timer period match*).

O controle digital modo corrente apresenta problemas de oscilação (*period-doubling*) que são bem conhecidos no controle analógico [33]. Esta oscilação pode ser eliminada facilmente através da escolha apropriada do método de modulação. Esta escolha baseia-se na variável a ser controlada, ou seja, na corrente de vale, pico ou média. A Tabela 3.1 mostra a correlação de cada método de modulação e o controle modo corrente.

Tabela 3.1: Correlação entre diferentes métodos de modulação e CPM.

Modulação	Vale	Pico	Média
<i>Trailing</i>	*	$D > 0,5$	$D > 0,5$
<i>Leading</i>	$D < 0,5$	*	$D < 0,5$
<i>Trailing Triangle</i>	*	$D > 0,5$	*
<i>Leading Triangle</i>	$D < 0,5$	*	*

\* indica ausência de oscilação (*period-doubling*).

Já que a corrente média no indutor é igual a corrente da carga então a partir da Tabela 3.1 os métodos de modulação mais indicados para o controle modo corrente média são: o *trailing triangle* e o *leading triangle*. Assim, garante-se a ausência do *period-doubling*. Com a amostragem da corrente média evita-se interferências, presentes no caso da corrente de vale ou pico, provenientes da comutação que ocorre no mesmo instante da amostragem.

Se o processo de amostragem e comutação são apropriadamente sincronizados, o efeito *aliasing* desaparece e o valor médio do sinal amostrado tem sua reconstrução automática, o qual é exatamente o valor a ser controlado. Deste modo, a violação do teorema da amostragem não afeta a performance do controle e contribui para reduzir a complexidade. De fato, o filtro passa-baixa, ou *anti-aliasing*, necessário para eliminar as oscilações no sinal amostrado pode ser removido.

A sincronização permite a reconstrução do valor médio da corrente no indutor em qualquer das amostras realizadas na metade da subida da corrente no indutor, quando o dispositivo  $S_1$  está ligado, ou na metade da descida, quando está desligado, (ou ambas, se o *double update* for possível). Se, ao invés, as frequências de amostragem e de comutação são diferentes então componentes de baixa frequência, devido ao *aliasing*, são criadas no sinal reconstruído. Mesmo se as frequências de amostragem e de comutação forem iguais ainda pode ocorrer um erro na componente de frequência zero na reconstrução do sinal, caso os instantes de amostragem não coincidam com o começo e/ou a metade do período de modulação. Este geralmente é um problema secundário se existir uma malha externa, por exemplo, para controle de tensão. O erro é compensado desde que esta malha externa possua um integrador [35].

Para minimizar os efeitos do *aliasing* e erros de reconstrução, praticamente todos os microcontroladores e DSPs projetados para controle de conversores estáticos permitem a sincronização do processo de amostragem e comutação. Tipicamente a conversão A/D é iniciada pelo sinal de interrupção do registrador (contador) e após realizadas as conversões há outra interrupção que redireciona o processador para a função que realiza o controle.

### 3.4 Malhas de controle para o conversor bidirecional

O controle de carga da bateria é dividido basicamente em dois estágios, um primeiro onde é preciso manter a corrente constante e um segundo com tensão constante. Já o modo de descarga depende das características da carga: resistência constante, corrente constante e potência constante. A Figura 3.15 mostra a topologia e as malhas de controle propostas como interfaceamento entre o barramento CC e o banco de baterias. Observa-se uma malha de controle interna, que é utilizada para controlar a corrente no indutor,  $i_L$ , e outra externa, que é utilizada para controlar a tensão na bateria,  $v_{BB}$ . Esta topologia permite uma recarga rápida e segura da bateria.




Figura 3.15: Malhas de controle para o conversor bidirecional.

O controle preditivo,  $C_{PRD}(z)$ , permite que a corrente média no indutor,  $\langle i_L \rangle$ , seja aproximadamente a corrente  $i_C$ . Se a malha externa é mais lenta do que a malha interna, ou seja, a malha interna trabalha numa taxa muito maior do que a malha externa, de pelo menos dez vezes, é possível modelar a malha interna como uma fonte de corrente, o que torna o projeto do controle da malha externa mais simplificado e neste caso utiliza-se um compensador proporcional-integral (PI),  $C_{PI}(z)$ , como mostrado na Figura 3.15.

#### 3.4.1 Malha interna - controle preditivo digital modo corrente

O controle preditivo proposto em [40] baseia-se na predição da corrente no indutor num próximo período de comutação a partir do conhecimento, no período atual, das seguintes

variáveis: (i) tensão de entrada, (ii) tensão de saída e (iii) corrente no indutor. Esta técnica pode ser aplicada às três formas básicas de conversores: *buck*, *boost* e *buck-boost*, e utilizada em diversas aplicações de conversão de energia.

A partir de quaisquer das técnicas de CPM (vale, pico ou média) é possível obter a corrente no indutor no instante de tempo futuro. A corrente no instante  $n + 1$  é obtida pela lei geral do controle preditivo [40] e é mostrada em (3.4), a qual pode ser deduzida a partir da forma de onda da corrente no indutor como observada na Figura 3.16.

$$\begin{aligned}
 i_L[n + 1] &= i_L[n] + m_1 d[n] T_s + m_2 (1 - d[n]) T_s, \\
 &= i_L[n] + \frac{V_{CC} - V_{BB}}{L} d[n] T_s - \frac{V_{BB}}{L} (1 - d[n]) T_s, \\
 &= i_L[n] + \frac{V_{CC}}{L} d[n] T_s - \frac{V_{BB}}{L} T_s,
 \end{aligned} \tag{3.4}$$

onde:  $m_1$  representa a inclinação de subida da forma de onda da corrente;  
 $m_2$  representa a inclinação de descida da forma de onda da corrente.




Figura 3.16: Forma de onda da corrente no indutor com controle preditivo.

Como nem sempre é possível estimar e atuar de maneira tão rápida como proposto em (3.4), é possível estender essa relação para dois ciclos consecutivos como em (3.5), tornando possível sua implementação em processadores mais lentos. Logo é possível estimar a razão cíclica,  $d$ , no período  $n$  como em (3.6) de forma a tornar o erro,  $i_L[n + 1] - i_L[n - 1]$ , igual a zero, onde  $i_L[n + 1] = i_c$  é a corrente de referência.

$$i_L[n + 1] = i_L[n - 1] - 2 \frac{V_{BB}}{L} T_s + \frac{V_{CC}}{L} (d[n - 1] + d[n]) T_s. \tag{3.5}$$

$$d[n] = -d[n - 1] + \frac{L}{V_{CC} T_s} (i_c - i_L[n - 1]) + 2 \frac{V_{BB}}{V_{CC}}. \tag{3.6}$$

A Figura 3.16 mostra a corrente no indutor quando há uma perturbação,  $\Delta i_L$ , detectada no instante  $(n - 1)T_S$ . Após dois períodos a corrente no indutor segue a referência, aplicando a razão cíclica no período  $n$  como indicada em (3.6).

A finalidade do método de controle apresentado é assegurar que a corrente média no indutor acompanhe a referência  $i_C$ . A razão cíclica requerida para o próximo período de comutação é baseada na amostra de corrente e de tensões de entrada e saída.

### Modelagem da malha interna

Na grande maioria dos casos, uma aproximação simplificada é suficiente para projetar a malha externa. Porém, em alguns casos, é exigida uma dinâmica para a malha externa que necessita do cálculo exato da resposta da malha interna. A organização do controle com múltiplas malhas é mostrada na Figura 3.15. Visto que o controle preditivo proporciona uma rápida resposta, é possível modelar a malha interna como uma fonte de corrente conforme mostrado na Figura 3.17. Esta aproximação é possível desde que a malha externa de controle de tensão opere numa taxa muito menor que a malha interna de controle de corrente. Neste trabalho a malha de corrente foi projetada com uma taxa 10 vezes maior que a taxa da malha externa de tensão.




Figura 3.17: Modelagem da malha interna como fonte de corrente.

A representação exata da malha interna para o controle preditivo é dada em (3.7), já que a corrente no indutor tem um atraso de dois períodos para seguir a corrente de referência.

$$\frac{i_L(z)}{i_C(z)} = \frac{1}{z^2} \quad (3.7)$$

Ao se trabalhar com uma malha externa com uma taxa menor, utilizando a consideração de que a corrente no indutor é igual à corrente de referência, é possível projetar um compensador PI para o controle da malha externa. Este projeto pode ser realizado direta-

mente no plano- $z$ , o que de certa forma minimiza o processo já que não é necessário realizar transformações do plano- $s$  para o plano- $z$ , ou vice-versa.

### 3.4.2 Malha externa - controle proporcional-integral

No CPM o compensador PI controla diretamente a corrente no indutor. No controle digital o PI é representado pelo bloco  $C_{PI}(z)$  como visualizado na Figura 3.15 e no controle analógico pelo bloco  $C_v(s)$  como visualizado na Figura 3.5. A corrente no indutor alimenta o capacitor,  $C$ , e a carga. É possível observar que para uma mesma carga o controle modo tensão terá uma ordem a mais do que para o CPM. Por esta razão muitos controles são do tipo CPM já que possuem uma melhor resposta dinâmica.




Figura 3.18: Diagrama de blocos do PI.

O compensador PI utilizado na malha de controle externo tem a estrutura mostrada na Figura 3.18 [41]. Esta estrutura é bastante difundida na literatura sendo que pode-se encontrar este tipo de controle com a inclusão de saturação dinâmica denominada de *anti windup*, que permite limitar separadamente as parcelas proporcional e integral do controlador do PI, de maneira que a parte integral não restrinja a ação proporcional nos períodos transitórios e evita-se uma resposta lenta do controlador quando o termo integral é muito grande. A inclusão do *anti windup* no controlador tem também a vantagem de evitar o *overflow* do registrador acumulador do integrador.

Da Figura 3.18 pode-se escrever a função de transferência do compensador PI como se segue:

$$\begin{aligned}
 C_{PI}(z) = \frac{V(z)}{E(z)} &= K_P + K_I \left( \frac{1}{z-1} \right) \\
 &= (K_P + K_I) \left[ \frac{z - \frac{K_P}{K_P + K_I}}{z-1} \right] \\
 &= (K_P + K_I) \left[ \frac{z - z_1}{z - p_1} \right] \tag{3.8}
 \end{aligned}$$

$$y[n] = (K_P + K_I)e[n] + (-K_P)e[n-1] + y[n-1] \tag{3.9}$$

De (3.8) tem-se o ganho, o zero e o pólo do controlador em função das constantes  $K_P$  e  $K_I$ . Já (3.9) mostra a equação de diferenças do compensador PI em função do erro e da saída anteriores e do erro atual.

### Dinâmica do sistema de segunda ordem

Para um sistema de segunda ordem é possível determinar parâmetros como o tempo de acomodação,  $t_s$ , com o critério de 2% e o máximo sobre sinal,  $M_p$ , em [28]. Tais parâmetros são suficientes para descrever o comportamento dinâmico do sistema de segunda ordem e podem ser determinados por:

$$t_s = \frac{4}{\sigma} = \frac{4}{\xi\omega_n}, \quad (3.10)$$

e,

$$M_p = e^{-\left(\frac{\sigma}{\omega_d}\right)\pi} = e^{-\left(\frac{\xi}{\sqrt{1-\xi^2}}\right)\pi}, \quad (3.11)$$

onde:  $\xi$  é o coeficiente de amortecimento;  
 $\omega_n$  é a frequência natural não amortecida;  
 $\omega_d$  é a frequência natural amortecida.

A frequência natural amortecida do sistema é calculada por  $\omega_d = \omega_n\sqrt{1-\xi^2}$ , sendo que seu valor determina a parte imaginária do pólo do sistema no plano-s conforme mostrado a seguir:

$$s = -\sigma + j\omega_d = -\xi\omega_n + j\omega_n\sqrt{1-\xi^2}. \quad (3.12)$$

A representação desse ponto no plano-z é dada por [41]:

$$z = e^{T_a s} = e^{T_a(-\xi\omega_n + j\omega_n\sqrt{1-\xi^2})}. \quad (3.13)$$

onde:  $T_a = \frac{1}{f_a} = \frac{2\pi}{\omega_a}$  é o período de amostragem;  
 $f_a$  é a frequência de amostragem;  
 $\omega_a$  é a frequência angular de amostragem.

De (3.13) pode-se representar esse ponto por um vetor no plano- $z$  cujo módulo,  $|z|$ , e fase,  $\angle z$ , são dados por:

$$|z| = e^{-T_a \xi \omega_n} = e^{\left(-\frac{\xi}{\sqrt{1-\xi^2}} 2\pi \frac{\omega_d}{\omega_a}\right)}. \quad (3.14)$$

e,

$$\angle z = T_a \omega_n \sqrt{1-\xi^2} = T_a \omega_d = 2\pi \frac{\omega_d}{\omega_a}. \quad (3.15)$$

Portanto a partir do máximo sobre sinal,  $M_p$ , e do tempo de acomodação,  $t_s$ , é possível definir a localização desejada dos pólos de malha fechada. A determinação do  $M_p$  define diretamente o  $\xi$ , por exemplo, um  $M_p = 16,3\%$  equivale a um  $\xi = 0,5$ . Conhecendo o  $t_s$  e o  $\xi$  é possível determinar o  $\omega_n$  e posteriormente o  $\omega_d$ . Logo é possível ajustar o  $t_s$  de acordo com  $f_a$ . Uma boa relação é obtida por  $\omega_d/\omega_a = 0,1$ . Deste modo projeta-se os ganhos do compensador PI de modo que este atenda aos pré-requisitos da resposta dinâmica desejada para o sistema.

## Lugar das raízes

O método do lugar das raízes possibilita projetar o controle utilizando-se somente o plano- $z$ . De acordo com o critério de estabilidade, a função de transferência de malha aberta deve satisfazer (3.16), ou seja, as condições de módulo e ângulo são (3.17) e (3.19), respectivamente [41].

$$F(z) = G(z)H(z) = -1. \quad (3.16)$$

$$|F(z)| = 1, \quad (3.17)$$

ou

$$\left| \frac{(z - z_1)(z - z_2) \cdots (z - z_m)}{(z - p_1)(z - p_2) \cdots (z - p_m)} \right| = \frac{1}{K}, \quad (3.18)$$

onde  $K$  é o ganho de malha aberta,  $z_m$  e  $p_m$  são os zeros e pólos de malha aberta, respectivamente.

$$\angle F(z) = (2k - 1)180^\circ. \quad (3.19)$$

O PI possui ganho  $K_P + K_I$ , tem-se também um pólo fixo em 1 e um zero móvel em  $K_P/(K_P + K_I)$ , ambos no eixo real, como visto em (3.8). Logo, para a condição (3.19) é preciso encontrar a localização do zero do PI no eixo real do plano- $z$ . A partir de (3.20) determina-se o ângulo do zero,  $\phi_1$ , como observado na Figura 3.19.

$$\theta_1 + \theta_2 - \phi_1 = (2k - 1)180^\circ. \quad (3.20)$$

Determinado  $\phi_1$  e a partir de alguns cálculos trigonométricos é possível determinar o zero do PI em (3.21).




Figura 3.19: Lugar das raízes para o projeto do controle.

$$z_1 = \text{Re}\{z\} - \frac{\text{Im}\{z\}}{\tan \phi_1} = \frac{K_P}{K_P + K_I}. \quad (3.21)$$

Para satisfazer a condição de módulo (3.22) é necessário determinar o ganho,  $K$ , como em (3.23), onde  $z$  é dado em (3.14) e (3.15) que são determinados a partir  $M_p$ ,  $\omega_a$  e  $t_s$ . Portanto, do ganho,  $K$ , e ângulo,  $\phi_1$ , que satisfazem as condições de módulo e ângulo, respectivamente, são determinadas as constantes do compensador PI em (3.24) e (3.25).

$$\left| (K_P + K_I) \frac{z - z_1}{(z - p_1)(z - p_2)} \frac{k}{z} \right| = 1. \quad (3.22)$$

$$K = \frac{1}{\left| \frac{z - z_1}{(z - p_1)} \frac{k}{(z - p_2)} \right|} = K_P + K_I. \quad (3.23)$$

$$K_P = z_1 K = \frac{K_P}{K_P + K_I} K. \quad (3.24)$$

$$K_I = K - K_P. \quad (3.25)$$

Definidos os parâmetros  $K_I$  e  $K_P$  do compensador PI, sua implementação é realizada através da equação de diferenças dada em (3.9).

### 3.5 Robustez e considerações de projeto

Neste trabalho optou-se pelo uso do controlador preditivo para a malha interna de corrente, contudo poderia utilizar um compensador PI assim como na malha externa [42]. A opção pelo controlador preditivo é por ser este estável para uma ampla faixa de operação se comparado ao compensador PI [43], o que não implica que ele seja melhor.

Contudo, além da variável controlada ( $i_L$ ), o controlador preditivo necessita da medição das variáveis de entrada e de saída do conversor. Apesar dessas variáveis extras poderem ser medidas indiretamente utilizando estimadores de estado, esse arranjo torna o controlador mais suscetível a variação dos parâmetros, comprometendo seu desempenho dinâmico. Além disso, o controlador preditivo necessita de uma compensação de tempo morto, por não possuir uma característica de integrador. Todos esses pontos fazem com que o controlador preditivo seja mais sensível a ruídos, logo é necessário um maior cuidado com o projeto do circuito de condicionamento de sinal.

Como observado em (3.5) pressupõe-se que no controle preditivo sejam conhecidos a indutância e o período de comutação. Na prática, o período de comutação,  $T_S$ , é fixo. Entretanto o valor da indutância,  $L$ , pode sofrer variações devido a variação da temperatura, das condições de operação e envelhecimento. Além disso essa indutância possui tolerância em consequência do processo de fabricação

#### 3.5.1 Variação da indutância do conversor bidirecional

Para analisar o efeito da variação da indutância,  $\Delta L$ , devido a discrepância entre o valor assumido para indutância e o valor real, considere que o conversor esteja operando

em estado permanente e que ocorra uma perturbação  $\Delta i$  no sinal de controle, no período de comutação  $(n - 1)$ . O erro  $\Delta d[n]$  entre o valor previsto da razão cíclica e o valor de estado permanente obtido pelas relações (3.5) e (3.6) é dado por:

$$\Delta d[n] = -\frac{\Delta L}{V_{CC}T_S}\Delta i, \quad (3.26)$$

onde  $\Delta i = i_L[n - 1] - i_C$ .

Logo o erro na predição da razão cíclica causa um erro,  $\Delta i[n + 1]$ , na corrente no instante  $n + 1$  conforme mostrado a seguir:

$$\Delta i[n + 1] = \frac{\Delta L}{L}\Delta i. \quad (3.27)$$

A observação das expressões anteriores permite concluir que o erro gerado pela discrepância no valor da indutância do conversor irá decrescer nos próximos períodos de chaveamento desde que  $\Delta L < L$ . Uma análise semelhante a da variação da indutância pode ser feita considerando variação do período de comutação.

Os fatores citados anteriormente são intrínsecos do método baseado em predição. Além destes existem outros fatores que podem afetar o desempenho do sistema como a resolução dos ADCs e DPWMs.

### 3.5.2 Resolução dos ADCs e DPWMs

O sistema mostrado na Figura 3.15 contém três ADCs: (i) quantizador A/D do sinal de corrente no indutor,  $i_L$ , (ii) quantizador A/D do sinal de tensão do barramento CC,  $v_{CC}$ , e (iii) quantizador A/D do sinal de tensão da bateria,  $v_{BB}$ ; e dois DPWMs. Uma unidade computacional determina a razão cíclica imposta aos dispositivos semicondutores através do DPWM a partir dos valores adquiridos pelos ADCs. O DPWM atua diretamente na planta sem a utilização dos tradicionais DACs. É de interesse examinar a resolução requerida dos ADCs e DPWMs pois sabe-se que a quantização é um processo não-linear e pode causar oscilações indesejadas conhecidas como *limit-cycling* [36] [44].

Para satisfazer as especificações de controle da malha de tensão, a resolução dos ADCs têm de garantir um erro menor do que a variação permitida da tensão da bateria,  $\Delta v_{BB}$ , como se segue:

$$\Delta v_{BB}H_{BB} \geq \frac{v_{AD} \text{ máx}}{2^{n_{AD}}}, \quad (3.28)$$

onde:  $H_{BB}$  é o ganho do sensor e do condicionamento do sinal para a tensão da bateria;  
 $n_{AD}$  é o número de *bits* do ADC;  
 $v_{AD\ máx}$  é a tensão de fundo de escala do ADC, para uma faixa de 0 a  $v_{máx}$ .

De (3.28) obtém-se o número de *bits* requerido para o ADC como

$$n_{AD} = \text{int} \left[ \log_2 \frac{v_{AD\ máx}}{\Delta v_{BB} H_{BB}} \right], \quad (3.29)$$

onde  $\text{int}[\ ]$  representa o arredondamento para o inteiro superior.

A expressão (3.29) fornece o número mínimo de *bits* do ADC para que a tensão da bateria esteja dentro dos níveis desejados.

O DPWM produz um valor discreto da razão cíclica. Isto significa que no estado permanente somente um valor discreto de tensão da bateria pode ser obtido. Se o valor de tensão desejado não pertence a um desses valores discretos a realimentação permitirá dois ou mais valores discretos para a razão cíclica. Em sistemas de controle digital esta oscilação é denominada *limit-cycling*.

Uma condição necessária para evitar a oscilação é que a variação causada na tensão pela variação de um *bit* menos significativo na razão cíclica tem de ser menor que o *bit* menos significativo do ADC conforme a relação mostrada a seguir:

$$\frac{v_{AD\ máx}}{2^{n_{AD}} H_{BB}} > \frac{v_{CC}}{2^{n_{PWM}}}, \quad (3.30)$$

onde  $n_{PWM}$  é o número de *bits* do DPWM.

Desse modo, tem-se que a resolução mínima requerida para o DPWM para evitar-se o *limit-cycling* depende basicamente do valor da variável em regime, do ganho do condicionamento e da resolução do ADC conforme mostrado a seguir:

$$n_{PWM} \geq \text{int} \left[ n_{AD} + \log_2 \left( \frac{v_{BB} H_{BB}}{v_{AD\ máx} D} \right) \right]. \quad (3.31)$$

onde  $D$  é a razão cíclica em regime permanente.

## 3.6 Conclusões parciais

O CPM possui vantagens como a fácil implementação e a aplicação em paralelismo de conversores CC-CC. O paralelismo propicia um aumento da potência nominal do sistema, uma melhoria da confiabilidade e permite futuras expansões do sistema.

O controle digital tem inúmeras vantagens sobre o controle analógico, das quais destacam-se a (i) baixa sensibilidade a variações dos parâmetros; (ii) redução do número de componentes passivos; (iii) possibilidade de implementação de controles avançados, proteção e algoritmos de calibração e (iv) flexibilidade, o que permite modificar o projeto das estratégias de controle, ou reprogramá-lo totalmente sem precisar fazer modificações significativas no hardware.

A fabricação dos microcontroladores e DSPs é realizada de forma a tornar acessível a alta performance e o baixo custo dos processadores com periféricos adequados para o controle de conversores estáticos, o qual inclui ADC com múltiplos canais, *encoders* e gerador PWM.

Se o processo de amostragem e comutação são apropriadamente sincronizados, o efeito *aliasing* desaparece e o valor médio do sinal amostrado tem sua reconstrução automática, o qual é exatamente o valor ser controlado. Deste modo, a amostragem síncrona não afeta a performance do controle e ajuda a reduzir a complexidade. O filtro passa-baixa, ou *anti-aliasing*, para eliminar as oscilações no sinal amostrado é de fato removido.

O controle preditivo é capaz de uma resposta dinâmica muito rápida e é robusto a variações dos parâmetros. A sensibilidade a ruídos do controle preditivo é certamente mais alta que do compensador PI, logo é necessário um maior cuidado com o projeto do circuito de condicionamento de sinal.

# Capítulo 4

## Simulações Digitais

Os resultados de simulações digitais apresentados neste trabalho foram obtidos utilizando o programa ATP. O ATP é uma versão livre de direitos autorais do EMTP. ATP e EMTP são provavelmente os programas de simulação mais utilizados em todo o mundo [45]. Atualmente o ATP tem uma interface gráfica denominada ATPDraw (plataforma *Windows*), também livre de direitos autorais, que facilita a estruturação dos circuitos [46].

Com o ATP é possível simular uma grande quantidade de casos de sistemas que contenham redes elétricas e sistemas de controle analógico e digitais. Tem-se como características principais: (i) a regra de integração trapezoidal que é usada para resolver as equações diferenciais dos componentes do sistema no domínio do tempo, (ii) capacidade de interfaceamento com módulos de pacote de análise transitória de sistemas de controle (do inglês, *Transient Analysis of Control Systems*) (TACS) e MODELS que proporcionam a modelagem de sistemas de controle e componentes com características lineares ou não-lineares, (iii) TACS é um ambiente para simulação e análise de sistemas de controle que utiliza a representação clássica em diagrama de blocos (iv) MODELS suporta uma linguagem de programação estruturada própria, no qual é possível descrever qualquer algoritmo definido pelo usuário.

### 4.1 Amostragem síncrona e controle preditivo

Nesta seção serão apresentados e discutidos os resultados de simulação obtidos com o circuito mostrado na Figura 4.1 cujos parâmetros são mostrados na Tabela 4.1. O passo de simulação foi escolhido de maneira que os instantes de tempo no qual ocorrem as interrupções sejam múltiplos inteiros do primeiro. Um resistor foi conectado em substituição ao modelo da bateria para possibilitar a validação do controle e, deste modo, a tensão sobre o resistor é expressa como tensão da bateria,  $v_{BB}$ .

Na Figura 4.1 observa-se o conversor bidirecional CC-CC PWM cuja topologia se




Figura 4.1: Diagrama esquemático do conversor bidirecional para simulação do controle preditivo no ATPDraw.

baseia em uma ponte *half-bridge*. Nota-se também a presença dos blocos TACS e MODELS, que simulam o controle preditivo, o ADC e o DPWM. As simulações são realizadas de modo a aproximarem-se ao máximo das características do DSP como, por exemplo, a modulação digital e os instantes das amostragens.


Tabela 4.1: Parâmetros das simulações no ATP/EMTP.

Parâmetro	Símbolo	Valor
Tensão no Barramento CC	$v_{CC}$	73 V
Capacitância - filtro	$C$	235 $\mu F$
Indutância	$L$	175 $\mu H$
Resistência	$R$	5 $\Omega$
Frequência de comutação		25 kHz
Frequência de amostragem	$f_s$	25 kHz


#### 4.1.1 Amostragem *Timer Underflow* com defasagem de um ciclo

A Figura 4.2 (a) mostra o comportamento do controle para uma variação em degrau de 3 A para 6 A na corrente de referência,  $i_L^*$ . Na Figura 4.1 a referência é representada pela variável  $IREF$ , formada pela soma de duas fontes TACS de 3 A, onde é ativada em  $t = 9,995 ms$ . Nesta simulação a amostragem é realizada na subida da corrente, ou seja, quando o sinal de disparo  $FIRE1$  referente ao dispositivo semicondutor,  $S_1$ , está ativo. São amostradas pelo ADC: tensão do barramento CC ( $v_{CC}$ ), tensão da bateria ( $v_{BB}$ ) e a corrente

no indutor ( $i_L$ ). Estas variáveis são inseridas no MODELS como  $VCC$ ,  $VBB$  e  $VCL$ , respectivamente.



(a) Degrau em  $i_L^*$  de 3 A para 6 A.



(b) Representação dos registradores.


Figura 4.2: Amostragem realizada na subida e controle preditivo de um ciclo.

A amostragem é sincronizada através da interrupção gerada pelo bloco DPWM como apresentado na Figura 4.2 (b). O bloco DPWM é configurado em modo contador *up/down* e realiza uma contagem crescente até 500 e, logo após, decrescente até 0, quando é gerada a interrupção responsável pelo sincronismo, este instante é denominado *timer underflow*. Assim o DPWM demonstrado nesta simulação apresenta 1000 níveis distintos e o registrador usado para sua implementação deve ter no mínimo 10 *bits*.


O controle atua de modo que a corrente no indutor siga a referência com um atraso de  $40 \mu s$ , ou seja, um período. A corrente média é sempre amostrada na subida da corrente, ou seja, metade da razão cíclica concentra-se no início do período e a outra metade no final do período.

### 4.1.2 Amostragem *Timer Underflow* com defasagem de dois ciclos

A simulação cujo resultado é apresentado na Figura 4.3 tem a mesma característica do método relatado anteriormente. Contudo esta difere pelo fato do atraso de dois períodos ( $80 \mu s$ ) para que a corrente no indutor siga o sinal de referência.



(a) Degrau em  $i_L^*$  de 3 A para 6 A.



(b) Representação dos registradores.

Figura 4.3: Amostragem realizada na subida e controle preditivo de dois ciclos.


Este método é indicado para controladores digitais que necessitam de um tempo maior para realizar os cálculos, neste caso tem-se um período,  $T_S$ , para realizar os cálculos, enquanto que no caso anterior tem-se uma fração do período,  $\frac{D}{2}T_S$ , para realizá-los.

O controle preditivo de dois ciclos apresenta um atraso em dobro se comparado ao controle preditivo de um ciclo. Deste modo a exigência sobre o processamento diminui, já que o tempo para execução do algoritmo será fixo e igual a um período enquanto no controle preditivo de um ciclo este tempo é variável e dependente da razão cíclica.


O algoritmo desenvolvido em MODELS/ATP para o resultado apresentado na Figura 4.3 é exibido no Apêndice C.1.

### 4.1.3 Amostragem *Timer Period Match* com defasagem de dois ciclos

A Figura 4.4 mostra o controle preditivo com amostragem na descida com dois ciclos para seguir a referência. Observa-se que a razão cíclica é aplicada de uma só vez e no meio do período enquanto no método anterior a razão cíclica é dividida em duas partes, no início e final do período.



(a) Degrau em  $i_L^*$  de 3 A para 6 A.



(b) Representação dos registradores.

Figura 4.4: Amostragem realizada na descida e controle preditivo de dois ciclos.

A amostragem das tensões e corrente, para o *timer period match*, ocorre no meio do período de comutação. Neste caso, tem-se o valor médio da corrente, na metade da descida da corrente.

## 4.2 Robustez do controle preditivo

A partir dos resultados de simulações é possível verificar o efeito da variação do valor da indutância do conversor bidirecional. As Figuras 4.5 e 4.7 mostram dois casos extremos de variações da indutância de  $-75 \mu H$  e  $+75 \mu H$ , respectivamente, para uma indutância estimada em  $175 \mu H$ . Essa variação corresponde a uma variação de  $\pm 43 \%$ , aproximadamente.

A Figura 4.6 mostra o comportamento da razão cíclica para o caso da Figura 4.5, no qual o valor real da indutância é inferior ao valor inserido no algoritmo de controle. Observa-se, neste caso, que resposta tem características de um sistema sub-amortecido. Para efeito de comparação é exibido nesta figura o caso no qual o valor da indutância inserido no algoritmo é igual ao valor real.




Figura 4.5: Indutância da planta alterada para  $100 \mu H$ .




Figura 4.6: Comparação das razões cíclicas para desvios no parâmetro  $L$ .

A Figura 4.8 mostra o comportamento da razão cíclica para o caso da Figura 4.7,

no qual o valor real da indutância é superior ao valor inserido no algoritmo de controle. Observa-se, neste caso, que resposta tem características de um sistema super-amortecido.




Figura 4.7: Indutância da planta alterada para  $250 \mu H$ .




Figura 4.8: Comparação das razões cíclicas para desvios no parâmetro  $L$ .

Nas Figura 4.5 e Figura 4.7 observar-se a robustez do controle preditivo. Quando a variação da indutância é negativa<sup>1</sup>,  $100 \mu H$ , observa-se que o controle prediz de forma errônea, mas está sempre em torno do valor desejado e em regime permanente o erro é nulo. Caso a variação seja positiva,  $250 \mu H$ , o controle tem característica de sistema super-amortecido e a resposta do controlador alcança o valor desejado no regime permanente, conforme previsto em (3.27).

Estas simulações permitem avaliar o comportamento do controlador preditivo diante às discrepâncias no valor da indutância do conversor bidirecional. As discrepâncias são normalmente causadas pelo envelhecimento e/ou pela tolerância na fabricação.

<sup>1</sup>Em relação ao valor fornecido ao controlador preditivo, implementado no bloco MODELS

### 4.3 Controle da malha externa

O controle da malha externa utiliza o compensador PI. Esta malha é projetada de acordo com os parâmetros dados na Tabela 4.1. Para a malha interna é utilizado o controle preditivo de dois ciclos. A Figura 4.9 mostra o lugar das raízes para  $M_P = 20\%$ ,  $t_p = 5\text{ ms}$  e  $f_a = 2500\text{ Hz}$ , referente à Figura 4.10.




Figura 4.9: Lugar das raízes para  $f_a = 2500\text{ Hz}$ .




Figura 4.10: Controle de tensão: malha externa a 2500 Hz.

Nas Figura 4.10 e Figura 4.12 é possível observar o comportamento da tensão em  $R$  ( $v_{BB}$ ), da corrente no indutor ( $i_L$ ) e da corrente de referência ( $i_L^*$ ). Em  $t = 0\text{ ms}$  é aplicado um degrau no sinal de referência de tensão, de  $0\text{ V}$  para  $40\text{ V}$ . O capacitor ( $C$ ) está inicialmente descarregado. Em  $t = 20\text{ ms}$  a resistência, que modela a carga, é variada em degrau, de  $5\ \Omega$  para  $4\ \Omega$ . O controle foi projetado para um capacitor ( $C$ ) de  $235\ \mu\text{F}$  e um resistor ( $R$ ) de  $5\ \Omega$ .

A frequência da malha externa para o resultado apresentado na Figura 4.10 é  $2500 \text{ Hz}$ , ou seja, a malha externa tem uma taxa 10 vezes menor que a malha interna.

A Figura 4.11 mostra o lugar das raízes para  $M_P = 20 \%$ ,  $t_p = 10 \text{ ms}$  e  $f_a = 1250 \text{ Hz}$ , referente à Figura 4.12.




Figura 4.11: Lugar das raízes para  $f_a = 1250 \text{ Hz}$ .




Figura 4.12: Controle de tensão: malha externa a  $1250 \text{ Hz}$ .

No resultado apresentado na Figura 4.12, a malha externa tem uma taxa 20 vezes menor que a malha interna, ou seja,  $1250 \text{ Hz}$ .

A partir destes resultados é possível comprovar que a modelagem adotada para a malha interna funciona conforme previsto, desde que tenha uma taxa muito menor do que a malha externa.

## 4.4 Resolução dos ADCs e DPWMs

Nesta seção são demonstrados os efeitos causados pela quantização tanto dos ADCs quando DPWMs. As simulações se referem ao circuito da Figura 4.1, para o qual são avaliados os efeitos da quantização na malha de realimentação interna. Dadas as variações de tensões e correntes permitidas, calcula-se as resoluções requeridas do ADC e do DPWM de acordo com o apresentado em (3.29) e (3.30), de modo a evitar o *limit-cycling*

As Figura 4.13 e Figura 4.14 mostram o efeito dos conversores sobre a corrente controlada cuja corrente de referência é  $6\text{ A}$ . Na Figura 4.13 observa-se as formas de onda da corrente no indutor e da corrente quantizada adquirida pelo ADC, onde o ADC tem uma resolução de  $12\text{ bits}$  e o DPWM de  $10\text{ bits}$ . Na Figura 4.14 observa-se as mesmas formas de onda da figura anterior porém neste caso o ADC tem uma resolução de  $8\text{ bits}$  e o DPWM de  $7\text{ bits}$ . O fundo de escala do ADC é de  $3\text{ V}$ , sendo que os ganhos e *offset* do condicionamento foram ajustados de forma a amostrar correntes na faixa de  $-50\text{ A}$  a  $50\text{ A}$  e tensões na faixa de  $0\text{ V}$  a  $270$ .




Figura 4.13: Corrente no indutor para ADC de  $12\text{ bits}$  e DPWM de  $10\text{ bits}$ .




Figura 4.14: Corrente no indutor para ADC de  $8\text{ bits}$  e DPWM de  $7\text{ bits}$ .

Estes resultados mostram que é possível modelar o efeito da resolução dos ADCs

e DPWMs no bloco MODELS, possibilitando observar a variação destas resoluções e seus efeitos por uma larga faixa de valores facilitando a definição das resoluções mínimas requeridas do controlador digital.

## 4.5 Conversor operando no modo bidirecional

A Figura 4.15 mostra o esquemático da simulação do conversor operando como bidirecional. Este esquemático serve como referência para as simulações apresentadas nesta seção. O barramento CC e o banco de baterias são substituídos por capacitores de elevada capacitância de modo a possibilitar a simulação. O enfoque desta simulação é mostrar o comportamento do controle preditivo durante a transposição de quadrantes, ou seja, quando a corrente inverte o sentido.




Figura 4.15: Esquemático do conversor operando como bidirecional no ATPDraw.

Uma das principais características do conversor *half-bridge* é a sua capacidade de transpor entre os quadrantes sem a necessidade de qualquer dispositivo mecânico. Ou seja, ele possibilita transpor do estágio de carga para o de descarga e vice-versa de modo suave e rápido apenas através do controle da razão cíclica que é complementar.

Na Figura 4.16 observa-se a mudança na corrente de referência de  $30\text{ A}$  para  $-30\text{ A}$  e a corrente no indutor devido a resposta do controle preditivo de um ciclo. Consta-se que é necessário mais de um ciclo para que a corrente siga a referência e isto é devido ao fato de a inclinação de descida da corrente ser dependente da indutância e da diferença de tensão ( $v_{CC} - v_{BB}$ ) sobre os terminais do indutor.




Figura 4.16: Inversão da corrente no indutor com controle preditivo de um ciclo.

Já a Figura 4.17 mostra a mesma simulação anterior porém para o controlador preditivo com dois ciclos de atraso. Observa-se o controlador atua de forma semelhante ao controle anterior mas tem o dobro de atraso para seguir o sinal de referência.




Figura 4.17: Inversão da corrente no indutor com controle preditivo de dois ciclos.

Os dois resultados mostram o quão rápida é a transição entre os dois estágios e comprova que é possível inverter o fluxo de energia através do controle das razões cíclicas e sem a utilização de quaisquer dispositivos mecânicos.

## 4.6 Conclusões parciais

O ATP/EMTP é uma ferramenta poderosa no que diz respeito ao projeto e estudo das técnicas de amostragem e controle. A partir dele é possível estudar alguns detalhes das

técnicas de amostragem e do controle antes mesmo da implementação prática, o que evita riscos ou perdas e otimiza o tempo de execução.

A amostragem síncrona é fundamental para a implementação do controle digital pois facilita o projeto do condicionamento do sinal e do controle. Esta técnica evita incluir filtros, analógicos ou digitais, cuja finalidade seria reduzir as componentes de alta frequência resultantes do processo de chaveamento. Assim a função de transferência da planta se torna mais simples.

As simulações permitem verificar o efeito da resolução dos ADCs e DPWMs sobre o controle assim como a variação da indutância. O controle preditivo se mostra robusto e rápido. É comprovada a realização do método com defasagem de dois ciclos, sendo este bastante útil por diminuir a exigência sobre o processador.

As simulações mostram o comportamento dinâmico do controle com duas malhas e que a simplificação efetuada no modelo da malha interna não influi de modo significativo nos resultados. A capacidade do conversor de transpor entre os quadrantes sem a necessidade de qualquer dispositivo auxiliar é comprovada.

As simulações permitiram minimizar o tempo e os erros na construção do protótipo, possibilitando testar as técnicas de amostragem e de controle e assim definindo os métodos adequados mesmo antes da construção.

## Capítulo 5

# Implementação Experimental

Este capítulo explicita as características de um protótipo do conversor bidirecional CC-CC PWM de 3 kW e os resultados alcançados. O conversor é formado pela conexão em paralelo de duas chaves semicondutoras SK45GB63 (*half-bridge*) da Semikron, e controlado a partir de um DSP TMS320F2812 da Texas Instruments. Este conversor foi empregado na usina de geração PV presente no campus da Universidade Federal de Juiz de Fora.

A princípio são realizados testes numa carga resistiva (em substituição à bateria) e posteriormente são apresentados os resultados obtidos com a bateria interligada ao sistema PV. A utilização da carga resistiva em vez de uma bateria foi o procedimento adotado para verificar o funcionamento do controle para que posteriormente fosse conectada a bateria.

O comportamento do controle quando da variação da carga e da tensão do barramento CC é verificado para a carga resistiva. A bateria é interligada ao sistema PV e da qual extrai-se dados da carga, descarga e transição entre os dois quadrantes.

A frequência de comutação e amostragem adotada é 25 kHz. Para o correto funcionamento do conversor é importante dimensionar a tensão do barramento CC de forma que esta seja sempre superior a 65 V, isto é, se a bateria chumbo-ácido é composta de 24 células, ou seja, 48 V nominal. A tensão máxima do barramento está limitada pelas perdas no conversor quando operando como *boost*, ou seja, recomenda-se que o barramento CC tenha tensão de até 200 V, aproximadamente 4 vezes a tensão da bateria, pois a partir disso as perdas se tornam consideráveis.

O conversor pode trabalhar com tensões de até 600 V e correntes de até 90 A, mas do modo como foi implementado está limitado a 270 V e 50 A. Esta limitação é imposta pelos transdutores (sensores de efeito *Hall*) usados para as medições das tensões e correntes. Caso seja necessário trabalhar com tensões mais elevadas no barramento CC recomenda-se aumentar o número de células da bateria e reajustar os transdutores. Para cada banco de baterias deve-se utilizar um ou mais conversores e nunca conectar células ou baterias em paralelo diretamente, pois o balanceamento torna-se imprevisível. A bateria utilizada

apresenta os parâmetros mostrados na Tabela 2.1.

## 5.1 Circuitos de interface entre o conversor e o DSP

A Figura 5.1 mostra o diagrama esquemático completo do protótipo desenvolvido para a interface entre o conversor bidirecional CC-CC PWM e o DSP. Nesta observa-se a disposição do conversor baseado em *half-bridge*, circuito de condicionamento de sinais, circuito de disparo, DSP, entre outros.




Figura 5.1: Diagrama esquemático do circuito de interface.

Dois módulos transistor bipolar com *gate* isolado (do inglês, *Insulated Gate Bipolar Transistors*) (IGBT) (SK45GB063) [47] que possuem uma configuração *half-bridge* são conectados em paralelo para dobrar a capacidade de corrente do conversor. Estes módulos são facilmente conectados em paralelo já que apresentam um coeficiente de temperatura positivo. Eles suportam uma tensão coletor emissor,  $V_{CE}$ , de até 600 V e tipicamente apresentam o  $V_{CE}$  de saturação igual a 1,8 V, o tempo para ligar é o dispositivo  $t_{on}$  é menor que 100 ns e para desligar  $t_{off}$  é menor que 300 ns. Os IGBTs apresentam como um das vanta-

gens o disparo por tensão  $V_{GE}$ , que neste trabalho é de  $+15\text{ V}$  e  $-8\text{ V}$  para ligar e desligar, respectivamente.

A Figura 5.2 mostra uma fotografia do protótipo de 3 kW enquanto que a Figura 5.3 mostra uma fotografia onde é possível visualizar o DSP, a placa de condicionamento de sinal e a placa de sinal de disparo, cujos circuitos serão detalhados em subseções posteriores.




Figura 5.2: Protótipo de 3 kW do conversor bidirecional.




Figura 5.3: DSP, placa de condicionamento de sinal e placa de sinal de disparo.

### 5.1.1 Circuito de condicionamento de sinal

O circuito de condicionamento é visualizado em detalhe na Figura 5.4, o qual possui três canais. Esta placa necessita de suprimento de energia nas tensões de  $+15\text{ V}$  e  $-15\text{ V}$ . O *REF02* é um Circuito Integrado (CI) que fornece uma tensão de referência precisa de  $5\text{ V}$ , o que possibilita a adição de um sinal CC que independe da tensão da fonte. Para o canal de corrente é necessária uma tensão CC de  $1,5\text{ V}$  adicionada ao sinal antes da aquisição do DSP a qual possibilita a aquisição de correntes negativas. A Tabela 5.1 exibe os parâmetros do circuito de condicionamento de sinal.




Figura 5.4: Circuito de condicionamento de sinal.

Tabela 5.1: Parâmetros referentes ao circuito de condicionamento de sinal.

Sigla	Especificação	Valor
R1	$0,5\text{ W}$	$100\ \Omega$
R2	$5\text{ W}$	$27\text{ k}\Omega$
R3	$0,5\text{ W}$	$27\text{ k}\Omega$
R4	$0,5\text{ W}$	$1\text{ k}\Omega$
R5	$0,5\text{ W}$	$15\text{ k}\Omega$
P1	3006P	$100\text{ k}\Omega$

Diodos de sinal 1N4148 e diodos Zener são adicionados à saída de cada canal com o

intuito de proteger o DSP contra sobre-sinal e corrente negativa. Estes dispositivos inseridos têm como inconveniente a adição de não-linearidades no sinal adquirido.

## Transdutores de tensão e corrente

O transdutor de tensão empregado é o LV 25-P [48] que permite leituras de tensão na faixa de 10 V a 500 V tendo como entrada uma corrente de fundo de escala de 10 mA que corresponde a uma corrente de saída de 25 mA. A tensão de fundo de escala é estabelecida pelo resistor  $R2$ . No protótipo desenvolvido  $R2$  é dado na Tabela 5.1 e foi escolhido para possibilitar a leitura de tensões na faixa de 0 V a 270 V. Para o suprimento de energia são utilizadas as tensões de +15 V e -15 V.

O transdutor de corrente empregado é o LA 55-P [49] que permite leituras de corrente até 50 A tendo como saída uma corrente de fundo de escala de 50 mA. No protótipo ele é configurado de modo a permitir leituras de corrente na faixa de -50 A a 50 A. A disposição do transdutor no circuito é extremamente importante pois o sentido da corrente influencia diretamente no controle e de acordo com o adotado aqui, uma corrente positiva significa que a bateria está sendo carregada e caso negativa a bateria está sendo descarregada.

### 5.1.2 Circuito de condicionamento do sinal de disparo

O sinal PWM fornecido pelo DSP é um sinal digital que apresenta tensão de 3,3 V em nível lógico um e 0 V em nível lógico zero. A Figura 5.5 mostra a placa do sinal de disparo que possui um inversor com coletor aberto de tal forma que para um sinal de entrada de 3,3 V ou 0 V tenha como saída 0 V ou 15 V, respectivamente. Estes níveis de tensão são requeridos pelo *SKHI200P*. O Resistor  $R1$  (1 k $\Omega$  / 0,5 W) é conectado à saída do inversor (coletor aberto) e à fonte de 15 V. Além do sinal de disparo para os dispositivos  $S_1$  e  $S_2$  é também repassado ao *SKHI200P* o suprimento de energia, +VS, de +15V.




Figura 5.5: Circuito do sinal de disparo.

O *SKHI200P* é encarregado da isolamento, da proteção contra curto e do condicionamento do sinal aos níveis de  $15\text{ V}$  e  $-8\text{ V}$ . A Figura 5.6 mostra a forma de onda da corrente no indutor e do sinal de disparo do dispositivo  $S_2$ ,  $v_{GE2}$ , tensão de G2 em relação ao E2. A Figura 5.7 mostra os pontos onde são adquiridos os dados exibidos na Figura 5.6.




Figura 5.6: Sinal de disparo do dispositivo  $S_2$  (CH1  $\Rightarrow$  traço inferior) e corrente no indutor (CH2  $\Rightarrow$  traço superior). (Escala Horizontal:  $50\ \mu\text{s}/\text{div.}$ ; Escala vertical: CH1  $\Rightarrow 10\text{ V}/\text{div.}$  e CH2  $\Rightarrow 2,5\text{ A}/\text{div.}$ )




Figura 5.7: Circuito esquemático da aquisição de  $v_{GE2}$  e  $i_L$ .

## 5.2 Controle de corrente

O controle modo corrente preditivo é implementado em DSP utilizando o método de dois ciclos. De acordo com o algoritmo implementado todo o processo de aquisição e controle deve utilizar no máximo 6000 ciclos (*clocks*). Um dos inconvenientes do método de controle preditivo é a necessidade da execução de uma divisão, pois é um processo relativamente demorado, ou seja, consome muitos ciclos de máquina.

A Figura 5.8 exibe o comportamento para uma variação em degrau na corrente de referência de  $3\text{ A}$  para  $5\text{ A}$  e vice-versa. Esse teste é realizado em uma carga resistiva.




Figura 5.8: Tensão na carga (CH1  $\Rightarrow$  traço superior) e corrente no indutor (CH2  $\Rightarrow$  traço inferior). (Escala Horizontal:  $1\text{ ms/div.}$ ; Escala vertical: CH1  $\Rightarrow 10\text{ V/div.}$  e CH2  $\Rightarrow 5\text{ A/div.}$ )

A Figura 5.9 mostra o comportamento da tensão de saída e corrente no indutor quando há uma variação em degrau na carga de  $8,4\Omega$  para  $4,6\Omega$ . Neste caso observa-se o comportamento do controle modo corrente preditivo para variação da carga. Nota-se que a corrente média permanece a mesma e conseqüentemente a tensão decresce. A taxa de decaimento da tensão é dada pela constante de tempo circuito  $RC$  de saída para  $C = 235\ \mu\text{s}$ . A Figura 5.10 mostra os pontos onde são adquiridos os dados exibidos na Figura 5.9.




Figura 5.9: Tensão na carga (CH1  $\Rightarrow$  traço superior) e corrente no indutor (CH2  $\Rightarrow$  traço inferior). (Escala Horizontal:  $2\text{ ms/div.}$ ; Escala vertical: CH1  $\Rightarrow 10\text{ V/div.}$  e CH2  $\Rightarrow 5\text{ A/div.}$ )




Figura 5.10: Circuito esquemático da aquisição de  $v_{BB}$  e  $i_L$ .

### 5.3 Variação da tensão do barramento CC

Em sistemas PV há freqüentes variações na tensão do barramento CC. Estas podem ser provenientes da rede CA assim como do nível de insolação. Portanto são realizados alguns testes para verificar o comportamento do controle quanto a estas variações.

A Figura 5.11 mostra a forma de onda da tensão no barramento CC e da corrente no indutor quando há uma variação em degrau na tensão do barramento de 10 V. A Figura 5.12 mostra os pontos onde são adquiridos os dados exibidos nas Figura 5.11 e Figura 5.13.




Figura 5.11: Tensão do barramento CC (CH1  $\Rightarrow$  traço superior) e corrente no indutor (CH2  $\Rightarrow$  traço inferior). (Escala Horizontal: 5 ms/div.; Escala vertical: CH1  $\Rightarrow$  20 V/div. e CH2  $\Rightarrow$  5 A/div.)

Quando o sistema PV é interligado a uma rede CA desequilibrada (60 Hz) podem surgir ondulações na tensão CC do barramento cuja freqüência fundamental é 120 Hz. A Figura 5.13 mostra como o controle modo corrente funciona adequadamente. Neste caso observa-se que a freqüência de 120 Hz é modulada na forma de onda da corrente.

Observa-se que o controle nos dois casos mostrados mantém a variável controlada (corrente média na carga) constante mesmo com variação na tensão do barramento. A ondu-




Figura 5.12: Circuito esquemático da aquisição de  $v_{CC}$  e  $i_L$ .




Figura 5.13: Tensão do barramento CC (CH1  $\Rightarrow$  traço superior) e corrente no indutor (CH2  $\Rightarrow$  traço inferior). (Escala Horizontal:  $5\text{ ms/div.}$ ; Escala vertical: CH1  $\Rightarrow 20\text{ V/div.}$  e CH2  $\Rightarrow 5\text{ A/div.}$ )

lação da corrente no indutor aumenta ou diminui proporcionalmente à tensão sobre o indutor, mas o valor médio é mantido constante o que caracteriza a atuação do controle.

## 5.4 Bateria interligada ao sistema PV

Após os testes de validação do controle com cargas resistivas, a bateria é interligada ao sistema PV e os resultados obtidos são apresentados nesta seção. A estrutura do sistema adotada nos testes foi a descentralizada, como na Figura 2.1, sendo o banco de baterias alocado fora do fluxo principal de energia.

A Figura 5.14 mostra a tensão do barramento CC e a corrente no indutor em regime permanente onde a corrente de referência é  $10\text{ A}$ . Os valores médios da tensão e corrente observados são  $108\text{ V}$  e  $11\text{ A}$ .

Nos testes realizados a maior corrente imposta a bateria foi  $25\text{ A}$ , obtendo uma potên-




Figura 5.14: Tensão no barramento CC (CH1  $\Rightarrow$  traço superior) e corrente no indutor (CH2  $\Rightarrow$  traço inferior). (Escala Horizontal:  $50 \mu s/div.$ ; Escala vertical: CH1  $\Rightarrow 40 V/div.$  e CH2  $\Rightarrow 10 A/div.$ )

cia de  $1,5 kW$ , aproximadamente. A carga da bateria foi realizada com energia proveniente tanto das células PV como da rede CA. Além disso foi possível a injeção de energia na rede CA proveniente da bateria.

As Figuras 5.16 e 5.17 mostram a tensão na bateria e a corrente no indutor quando a bateria está submetida aos estágios de descarga e carga, respectivamente. Observa-se que a tensão na bateria é maior quando submetida ao estágio de carga. A Figura 5.15 mostra os pontos onde são adquiridos os dados exibidos nas Figura 5.16, Figura 5.17, Figura 5.18 e Figura 5.19.




Figura 5.15: Circuito esquemático da aquisição de  $v_{BB}$  e  $i_L$ .

O processo de inversão do sentido da corrente, do ponto de vista do controle, é bastante simples. Para inverter o sentido da corrente basta mudar a corrente de referência. Caso a referência de corrente seja positiva, o conversor estará em modo de carga da bateria e caso negativa estará em modo de descarga. A Figura 5.18 mostra o exato momento em que é modificada a corrente de referência.

A transição entre o processo de carga e descarga é realizada de forma suave e rápida, variando apenas a razão cíclica imposta aos dispositivos  $S_1$  e  $S_2$ . Para a realização deste




Figura 5.16: Tensão na bateria (CH1  $\Rightarrow$  traço superior) e corrente no indutor (CH2  $\Rightarrow$  traço inferior). (Escala Horizontal:  $50 \mu s/div.$ ; Escala vertical: CH1  $\Rightarrow 10 V/div.$  e CH2  $\Rightarrow 2,5 A/div.$ )




Figura 5.17: Tensão na bateria (CH1  $\Rightarrow$  traço superior) e corrente no indutor (CH2  $\Rightarrow$  traço inferior). (Escala Horizontal:  $50 \mu s/div.$ ; Escala vertical: CH1  $\Rightarrow 10 V/div.$  e CH2  $\Rightarrow 2,5 A/div.$ )

controle é necessária apenas a aquisição das tensões e da corrente no indutor.

Nota-se que o processo de controle inverte a corrente muito rapidamente. A Figura 5.19 mostra o comportamento da tensão na bateria e corrente no indutor quando a referência é modificada de  $3 A$  para  $-6 A$  e vice-versa. Modificando apenas a variável relativa a corrente de referência é possível inverter o fluxo de energia.




Figura 5.18: Tensão na bateria (CH1  $\Rightarrow$  traço superior) e corrente no indutor (CH2  $\Rightarrow$  traço inferior). (Escala Horizontal:  $10\text{ ms/div.}$ ; Escala vertical: CH1  $\Rightarrow 10\text{ V/div.}$  e CH2  $\Rightarrow 2,5\text{ A/div.}$ )




Figura 5.19: Tensão na bateria (CH1  $\Rightarrow$  traço superior) e corrente no indutor (CH2  $\Rightarrow$  traço inferior). (Escala Horizontal:  $50\text{ ms/div.}$ ; Escala vertical: CH1  $\Rightarrow 10\text{ V/div.}$  e CH2  $\Rightarrow 2,5\text{ A/div.}$ )

## 5.5 Conclusões parciais

Os resultados do controle digital mostraram-se bastante satisfatórios, dos quais destaca-se a construção do algoritmo de controle preditivo em MODELS compatível com a implementação do algoritmo utilizado no DSP. A seqüência utilizada neste trabalho, modelagem digital no ATP/EMTP e posterior construção do protótipo, propiciou a redução de erros na construção dos algoritmos e do tempo de projeto.

A amostragem dos sinais no meio do período de comutação garante maior imunidade do sistema de controle a ruídos de chaveamento, isto é, a técnica evita o emprego de filtros que aumentam a complexidade da planta do sistema a ser controlado. Entretanto é necessário verificar o efeito do atraso na amostragem sobre o valor médio da variável amostrada, pois este atraso causa um desvio no valor médio no regime permanente.

A partir dos testes realizados com a variação da tensão no barramento CC constatou-se que o controle preditivo é capaz de eliminar ondulações da corrente na carga provenientes da variação da tensão do barramento CC. Sabe-se que estas ondulações são uma das causas de falhas prematuras das baterias em sistemas PV logo conclui-se que este controle atua evitando estas ondulações e propiciando um aumento da vida útil das baterias.

Os resultados para a carga e descarga da bateria se mostraram bastante satisfatórios. Destacando-se que a bateria foi submetida ao processo de carga tanto com energia proveniente dos painéis PV quanto da rede CA e no processo de descarga, a energia foi direcionada a rede CA.

A inversão do sentido da corrente, ou seja, a transição entre o processo de carga e descarga se mostrou suave, rápido, seguro. Esta inversão é possível simplesmente pela mudança na referência de corrente e sem a necessidade de qualquer dispositivo auxiliar.

# Capítulo 6

## Conversores *Interleaved*

Este capítulo investiga a operação de uma topologia *interleaved* de conversor CC-CC bidirecional com um controlador preditivo de corrente. O principal objetivo aqui é reduzir as ondulações na corrente da bateria de maneira a aumentar a sua vida útil sem reduzir o desempenho dinâmico do controlador.

### 6.1 Considerações iniciais

Conversores *interleaved* são uma alternativa interessante para muitas aplicações devido a suas vantagens em termo de resposta dinâmica, do cancelamento de ondulações, redução da interferência eletromagnética (do inglês, *Electromagnetic Interference*) (EMI), melhor gerenciamento térmico e otimização do projeto. São quantificados os benefícios do ponto de vista do tamanho e redução das perdas dos componentes passivos. Um extenso estudo tem sido realizados considerando as tecnologias e componentes atuais e suas implicações no projeto final [50].

A utilização de técnicas de controle digital associada a esses conversores incorpora uma maior flexibilidade e rapidez no projeto e ajuste dos parâmetros controladores. O desempenho da topologia *interleaved* controlada a partir de uma estratégia de controle digital preditivo é avaliada através de resultados de simulações digitais realizadas no programa ATP/EMTP.

As técnicas *interleaved* convencionais consistem no paralelismo de  $m$  conversores que operam com defasagem relativa,  $\Delta\rho$ , (6.1). As correntes defasadas são adicionadas e então uma redução das ondulações e dos harmônicos são alcançados.

$$\Delta\rho = \frac{2\pi}{m}, \quad (6.1)$$

A Figura 6.1 mostra o circuito esquemático da estrutura de conversão *interleaved* do conversor bidirecional em corrente para  $m$  conversores não-isolados. A corrente nos indutores são entrelaçadas devido ao defasamento  $\Delta\rho$  provocado pelo atraso dos sinais de disparo dos dispositivos semicondutores de cada conversor.




Figura 6.1: Estrutura *interleaved* do conversor bidirecional.

Na Figura 6.2 é possível observar as formas de onda das correntes nos indutores de dois conversores em configuração *interleaved* e a adição das duas, que resulta na corrente da bateria. A transformada de Fourier mostra que a corrente resultante do *interleaved* apresenta características interessantes como uma menor amplitude e uma maior frequência, onde a frequência fundamental resultante é dada pelo fator  $m$ . Portanto, no caso esboçado, as componentes de frequência com defasagem de  $180^\circ$  são anuladas, componentes ímpares, e as que estão em fase são somadas, componentes pares.




Figura 6.2: Forma de onda das correntes com dois conversores *interleaved*.

## 6.2 Simulações no programa ATP/EMTP

Os resultados de simulação apresentados nesta seção referem ao esquema visualizado na Figura 6.3 e os parâmetros utilizados são os mesmos da Tabela 4.1.




Figura 6.3: Esquemático da simulação do conversor *interleaved* no ATPDraw.

Na figura 6.3 verifica-se que a única diferença em hardware necessária para a inclusão de conversores *interleaved* são os canais de condicionamento de sinais referente às correntes dos novos conversores adicionados e os sinais de disparo para os mesmos, além, é claro, dos conversores. Portanto é algo bem simples de ser realizado e que traz vantagens expressivas como já relatado anteriormente. Os resultados apresentados foram simulados com o controle preditivo de um ciclo.

A Figura 6.4 mostra as formas de ondas das corrente para três conversores *interleaved* na qual percebe-se o aumento da frequência e a diminuição das ondulações na forma de onda da corrente resultante. Observa-se que neste caso as correntes defasadas de  $120^\circ$  já que são três conversores. Esta configuração com três conversores é facilmente realizada através de módulos trifásicos, normalmente encontrados em circuitos inversores.




Figura 6.4: Correntes em *interleaved* para três conversores.

Na Figura 6.5 é possível comparar a forma de onda de um conversor simples com a de três conversores *interleaved*. Observa-se que o tempo necessário para seguir a referência é o mesmo e que o *interleaved* possibilita uma menor ondulação e uma melhor resposta dinâmica.




Figura 6.5: Comparação entre o conversor simples e o *interleaved*.

A Figura 6.6 exibe uma comparação da DFT das formas de onda da corrente para: o conversor simples, dois conversores *interleaved* e três conversores *interleaved*. Com o aumento do número de conversores *interleaved* menor é a dimensão do filtro necessário ou menor é a ondulação da tensão e corrente na bateria.

Logo é possível conciliar as melhores características dos conversores *interleaved* e do controle preditivo e assim obter uma menor ondulação na tensão da bateria como é desejado.




Figura 6.6: DFT da corrente para conversores *interleaved*.

### 6.3 Conclusões parciais

O *interleaved* é uma interessante técnica que apresenta vantagens em termo de resposta dinâmica, do cancelamento de ondulações, redução da EMI, melhor gerenciamento térmico e otimização do projeto. São quantificados os benefícios do ponto de vista do tamanho e redução das perdas dos componentes passivos.

A redução dos capacitores é um dos principais benefícios do *interleaved*. Há dois fatores a serem considerados na avaliação dos capacitores: redução da capacitância exigida e a mudança de tecnologia. Com a diminuição da capacitância exigida é possível fazer uma mudança na tecnologia dos capacitores empregados. Os capacitores, que compõem o filtro de segunda ordem com os indutores, decrescerão rapidamente com o número de fases permitindo a utilização de tecnologias que possuam uma menor resistência série equivalente (do inglês, *Equivalent Series Resistance*) (ESR) [50].

A utilização de um grande número de fases traz outras vantagens como a utilização de componentes de montagem superficial (do inglês, *Superficial Monting Device*) (SMD) e/ou integrados em placa de circuito impresso (do inglês, *Printed Circuit Board*) (PCB). Assim, é aumentada a produção, a montagem pode ser automatizada, e até mesmo possibilita a remoção dos dissipadores de calor [51].

O *interleaved* e o controle preditivo digital quando operando em conjunto simplificam e melhoram o desempenho do conversor bidirecional, o que possibilita o aumento da potência através do paralelismo e minimizam os filtros, as ondulações e o condicionamento do sinal. [43].

Para aplicações de potência elevada, é necessário considerar as dificuldades para construir os elementos magnéticos. A solução usual que utiliza estratégias de conversão *interleaved* possibilitam trabalhar com correntes elevadas e reduzir o dimensionamento dos elementos passivos que trabalham como filtros.

# Capítulo 7

## Conclusões

### 7.1 Conclusões finais

O objetivo principal deste trabalho foi implementar o controle preditivo digital modo corrente no DSP com a finalidade de carregar e descarregar bancos de baterias conectadas ao sistema PV. O investimento neste trabalho é justificável simplesmente pelo fato de que um aumento de 10 % em investimento nos controladores é capaz de dobrar a vida útil das baterias.

Uma ampla revisão bibliográfica permitiu identificar as principais vantagens e limitações do emprego da bateria chumbo-ácido como dispositivo armazenador de energia. Entretanto viu-se que este é ainda o dispositivo que possui o melhor custo benefício. Logo buscou-se investir no conversor e no seu controle de modo a possibilitar um aumento da vida útil e assim diminuir os custos do sistema.

O estudo do modelo do conversor bidirecional bem como o projeto e verificação da estabilidade do controle de corrente e tensão deste conversor foram amplamente investigados.

Os resultados experimentais do controle digital mostraram-se bastante satisfatórios. Na implementação do controle digital buscou-se por um sistema que minimizasse o condicionamento do sinal e assim simplificasse o modelo da planta e para tal utilizou-se da amostragem síncrona.

A estrutura do sistema PV descentralizado possibilita obter boa alocação dos recursos disponibilizados, elevado rendimento e maior confiabilidade do sistema de suprimento. Cada subconversor processa somente parte da demanda total de potência.

O conversor bidirecional CC-CC PWM utilizado neste trabalho é baseado em mó-

dulos semicondutores *half-bridge*. Este conversor possibilita a transição entre o estágio de carga e descarga de forma suave, rápida e segura.

O controle preditivo provê uma carga e descarga rápida e segura das baterias conectadas ao sistema PV. Este possibilita a operação de conversores em paralelo e além disso mostrou-se compatível com o *interleaved*. Provou-se por simulações que o conversor *interleaved* pode ser muito vantajoso quando utilizado em sistemas de carga de baterias já que proporciona menores ondulações na corrente e tensão e além disso possibilita trabalhar com potências mais elevadas, na faixa de dezenas, ou algumas centenas, de  $kW$ .

As simulações em ATP/EMTP mostraram-se confiáveis, assim reduzindo o tempo e os erros na implementação prática.

Os resultados experimentais para a bateria conectada ao sistema PV mostraram-se satisfatórios sendo realizadas a carga e a descarga. A carga foi realizada tanto com energia proveniente dos painéis PV quanto da rede enquanto que na descarga a energia foi direcionada à rede/carga.

O controle proposto para a corrente ou tensão pode ser aplicado a outros dispositivos além das baterias, como por exemplo, supercapacitores ou em qualquer dispositivo que empregue um dos três conversores: *buck*, *boost* ou *buck-boost*.

## 7.2 Propostas de trabalhos futuros

Dentre as várias perspectivas de trabalhos futuros é possível destacar:

- Desenvolver métodos para estimar: (i) o SoC de maneira precisa, mesmo para longos períodos sem que a bateria esteja em sua capacidade máxima e (ii) a vida útil da bateria;
- Simular o sistema PV utilizando o comportamento médio das variáveis buscando reduzir o tempo de simulação, sem perder a qualidade dos resultados. Deste modo consegue-se simular o método de estimação do SoC, as variações de insolação e o fluxo de energia no sistema;
- Incluir no algoritmo de controle: (i) a compensação por temperatura, dos parâmetros de carga da bateria, para maximizar a vida útil e (ii) uma modelagem adequada da bateria para qualquer estado de carga ou de vida;
- Desenvolver um sistema supervisor, que utilize técnicas de inteligência artificial, para controlar o fluxo de energia no sistema PV.
- Realizar a montagem experimental do conversor *interleaved*;

# Referências Bibliográficas

- [1] IEA, *Renewables for Power Generation- Status & Prospects*. OECD/IEA, 2003.
- [2] R. L. Carletti, L. C. G. Lopes, and P. G. Barbosa, “A dispersed generation system based on photovoltaic cells: Converter configuration and switching strategies,” in *Proceedings of COBEP’2003*. 7th Brazilian Power Electronics Conference, Sep. 2003, pp. 404–409.
- [3] ———, “Active and reactive powers control scheme for a grid-connected photovoltaic generation system based on vsi with selective harmonic elimination,” in *Proceedings of COBEP’2005*. 8th Brazilian Power Electronics Conference, Jun. 2005, pp. 129–134.
- [4] DOE, *Case Studies: Energy Storage Technologies*, U.S. Department of Energy, 2006, <http://www.energy.gov/>. Acesso em 08/04/2008.
- [5] S. Duryea, S. Islam, and W. Lawrance, “A battery management system for stand-alone photovoltaic energy systems,” *IEEE Industry Applications Magazine*, vol. 7, pp. 67–72, May/June. 2001, DOI: 10.1109/2943.922452.
- [6] L. Balogh, “Implementing multi-state charge algorithm with the UC3909 switchmode lead-acid battery charger controller,” *Unitrode Application Note, U-155*, pp. 1–29, 1995.
- [7] R. H. Roseback, “Conversor CC-CC bidirecional buck-boost atuando como controlador de carga de baterias em um sistema fotovoltaico,” Dissertação de Mestrado, Universidade Federal de Juiz de Fora, Juiz de Fora, Nov. 2004.
- [8] R. L. Carletti, “Sistema de geração dispersa baseado em células fotovoltaicas: Estudo das estratégias de chaveamento e de controle dos conversores cc-ca,” Dissertação de Mestrado, Universidade Federal de Juiz de Fora, Juiz de Fora, Ago. 2005.
- [9] IEEE Std 929-2000, *IEEE Recommended Practice for Utility Interface of Photovoltaic (PV) Systems*, IEEE, 2000.
- [10] IEA, *Management of Storage Batteries used in Stand-Alone Photovoltaic Power Systems - Report IEA\_PVPS\_T3-10:2002*. International Energy Agency (IEA), 2002.
- [11] J. Imhoff, G. F. Rodrigues, J. R. Pinheiro, and H. L. Hey, “DC-DC converters in a multi-string configuration applied to stand-alone photovoltaic system,” in *Proceedings of COBEP’2007*. 9th Brazilian Power Electronics Conference, Sep./Oct. 2007, pp. 468–473.

- [12] L. Schuch, C. Rech, H. L. Hey, H. A. Gründling, H. Pinheiro, e J. R. Pinheiro, “Análise e projeto de um conversor bidirecional PWM de alto desempenho para interface entre o barramento CC e o banco de baterias,” *Revista Brasileira de Eletrônica de Potência (SOBRAEP)*, vol. 9, no. 1, pp. 1–11, Jun. 2004.
- [13] A. Emadi, A. Nasiri, and S. B. Bekiarov, *Uninterruptible Power Supplies and Active Filters*. CRC Press, 2005.
- [14] E95S, *Baterias Promo Ácido Abiertas Tubulares de Ciclo Profundo*, EnerSystem, <http://www.enersystem.com>. Acesso em 08/04/2008.
- [15] J. P. Dunlop, *Batteries and Charge Control in Stand-Alone Photovoltaic Systems - Fundamentals and Application*. Cocoa: Florida Solar Energy Center, Jan. 1997.
- [16] S. Harrington and J. Dunlop, “Battery charge controller characteristics in photovoltaic systems,” *IEEE Aerospace and Electronics Systems Magazine*, pp. 15–21, Aug. 1992, DOI: 10.1109/62.151141.
- [17] IEEE Std 1188-1996, *IEEE Recommended Practice for Maintenance, Testing, and Replacement of Valve-Regulated Lead-Acid (VRLA) Batteries for Stationary Applications*, IEEE, 1996.
- [18] J. M. Hawkins and L. O. Barling, “Some aspects of battery impedance characteristics,” in *Proceedings of INTELEC’95*. 17th International Telecommunications Energy Conference, Oct./Nov. 1995, pp. 271–276, DOI: 10.1109/INTLEC.1995.498964.
- [19] K.-H. Liu and F. C. Lee, “Topological constraints on basic PWM converters,” in *19th Annual IEEE Power Electronics Specialists Conference, PESC’88*, vol. 1, Apr. 1988, pp. 164–172, DOI: 10.1109/PESC.1988.18130.
- [20] N. Mohan, T. M. Undeland, and W. P. Robbins, *Power Electronics: Converters, Applications and Desing*, 3rd ed. John Wiley, 2003.
- [21] F. A. Himmelstoss, “Analysis and comparison of half-bridge bidirectional DC-DC converters,” in *25th Annual IEEE Power Electronics Specialists Conference, PESC’94*, vol. 2, Jun. 1994, pp. 922–928, DOI: 10.1109/PESC.1994.373789.
- [22] K. Hirachi, M. Kurokawa, and M. Nakaoka, “Feasible compact UPS incorporating current-mode controlled two-quadrant chopper-fed battery link,” in *Proceedings of the International Conference on Power Electronics and Drive Systems*, vol. 1, May 1997, pp. 418–424, DOI: 10.1109/PEDS.1997.618741.
- [23] R. F. Nelson and M. A. Kepros, “Ac ripple effects on vrla batteries in float applications,” in *Proceedings of the 14th IEEE Battery Conference on Applications and Advances*, Jan. 1999, pp. 281–289, DOI: 10.1109/BCAA.1999.796005.
- [24] R. W. Erickson, “DC-DC power converters,” *Wiley Encyclopedia of Electrical and Electronics Engineering*, 1998.
- [25] R. D. Middlebrook and S. Cuk, “A general unified approach to modeling switching-converter power stages,” in *IEEE Power Electronics Specialists Conference, PESC*, 1976, pp. 18–34.

- [26] V. Vorpérian, “Simplified analysis of PWM converters using model of PWM switch part i: Continuous conduction mode,” *IEEE Transactions on Aerospace and Electronic Systems*, vol. 26, no. 3, pp. 490–496, May 1990, DOI: 10.1109/7.106126.
- [27] ———, “Simplified analysis of PWM converters using model of PWM switch part ii: Discontinuous conduction mode,” *IEEE Transactions on Aerospace and Electronic Systems*, vol. 26, no. 3, pp. 497–505, May 1990, DOI: 10.1109/7.106127.
- [28] K. Ogata, *Engenharia de Controle Moderno*, 4th ed. São Paulo: Prentice Hall, 2003.
- [29] H. D. Venable, “The k factor: A new mathematical tool for stability analysis and synthesis,” in *Proceedings of Powercon 10*, Mar. 1983, pp. 1–12.
- [30] R. W. Erickson, *Fundamentals of Power Electronics*. Chapman & Hall, 1997.
- [31] W. Tang, F. Lee, and R. Ridley, “Small-signal modeling of average current-mode control,” *IEEE Transactions on Power Electronics*, vol. 8, no. 2, pp. 112–119, Apr. 1993, DOI: 10.1109/63.223961.
- [32] J. Sun and R. M. Bass, “Modeling and practical design issues for average current control,” in *14th Annual IEEE Applied Power Electronics Conference and Exposition APEC’1999*, vol. 2, Mar. 1999, pp. 980 – 986, DOI: 10.1109/APEC.1999.750488.
- [33] L. Dixon, “Average current mode control of switching power supplies,” *Unitrode Application Note, U-140*, pp. 356–369, 1990.
- [34] U. Supatti, S. Boonto, C. Prapanavarat, and V. Moneyakul, “Design of an  $H_\infty$  robust controller for multi-module parallel dc-dc buck converters with average current mode control,” in *IEEE Industrial Technology. ICIT’02*, Dec. 2002, pp. 992 – 997.
- [35] S. Buso and P. Mattavelli, *Digital Control in Power Electronics*, 1st ed. Morgan & Claypool, 2006.
- [36] H. Peng and D. Maksimović, “Digital current-mode controller for DC-DC converters,” in *20th Annual IEEE Applied Power Electronics Conference and Exposition. APEC’2005*. IEEE, Mar. 2005, pp. 899–905, DOI: 10.1109/APEC.2005.1453089.
- [37] H. Pinheiro, “On discrete controllers for static converters,” in *Proceedings of CO-BEP’2007*. 9th Brazilian Power Electronics Conference, Sep./Oct. 2007.
- [38] S. K. Mitra, *Digital Signal Processing: A Computer-based Approach*, 3rd ed. McGraw-Hill, 2006.
- [39] T. MathWorks, *Embedded Target for the TI TMS320C2000<sup>TM</sup> DSP Platform User’s Guide*, The MathWorks, 2006.
- [40] J. Chen, A. Prodić, R. W. Erickson, and D. Maksimović, “Predictive digital current programmed control,” *IEEE Transactions on Power Electronics*, vol. 18, no. 1, pp. 411–419, Nov. 2003, DOI: 10.1109/TPEL.2002.807140.
- [41] K. Ogata, *Discrete-Time Control Systems*, 2nd ed. Prentice Hall, 1994.

- [42] A. A. Ferreira, “Sistema supervisorio de gestao de multiplas fontes de suprimento para aplicacoes em veiculos eletricos,” Tese de Doutorado, Universidade Estadual de Campinas, Fev. 2007.
- [43] P. Andreassen and T. M. Undeland, “Digital control techniques for current mode control of interleaved quasi square wave converter,” in *36th Annual IEEE Power Electronics Specialists Conference. PESC’05*, 2005, pp. 910–914, DOI: 10.1109/PESC.2005.1581736.
- [44] A. Prodic, D. Maksimovic, and R. Erickson, “Design and implementation of a digital PWM controller for a high-frequency switching DC-DC power converter,” in *27th Annual IEEE Industrial Electronics Society Conference. IECON’01*, Nov./Dec. 2001, pp. 893–898, DOI: 10.1109/IECON.2001.975878.
- [45] *ATP/EMTP - Alternative Transients Program / Electromagnetic Transients Program*, <http://www.emtp.org/> <http://www.ece.mtu.edu/atp/>. Acesso em 08/04/2008.
- [46] H. K. Hoidalén, *ATPDraw*, Trondheim, 1999, <http://www.ece.mtu.edu/atp/ATPDraw/ATPDraw.html>. Acesso em 08/04/2008.
- [47] SK45GB063, *IGBT Module*, Semikron, <http://www.semikron.com/>. Acesso em 08/04/2008.
- [48] LV 25-P, *Voltage Transducer*, LEM Components, <http://www.lem.com>. Acesso em 08/04/2008.
- [49] LA 55-P, *Current Transducer*, LEM Components, <http://www.lem.com>. Acesso em 08/04/2008.
- [50] J. A. Oliver, P. Zumel, O. García, J. A. Cobos, and J. Uceda, “Passive component analysis in interleaved buck converters,” in *19th Annual IEEE Applied Power Electronics Conference and Exposition. APEC’2004*, vol. 1. IEEE, 2004, pp. 623–628, DOI: 10.1109/APEC.2004.1295871.
- [51] O. García, P. Zumel, A. de Castro, and J. A. Cobos, “Automotive DC-DC bidirectional converter made with many interleaved buck stage,” *IEEE Transactions on Power Electronics*, vol. 21, no. 3, pp. 578–586, May 2006, DOI: 10.1109/TPEL.2006.872379.
- [52] SPRU078, *TMS320F28x System Control and Interrupts Peripheral Reference Guide*, Texas Instruments, May 2002.
- [53] SPRU065, *TMS320F28x Event Manager (EV) Peripheral Reference Guide*, Texas Instruments, May 2002.
- [54] SPRU060, *TMS320F28x Analog-to-Digital Converter (ADC) Peripheral Reference Guide*, Texas Instruments, Jun. 2002.

# Apêndice A

## Produção Científica

Neste Apêndice são listados os artigos derivados deste mestrado. Foram apresentados um total de dois trabalhos em congressos nacionais, sendo o primeiro deles derivado desta pesquisa e divulgado na principal conferência brasileira sobre eletrônica de potência.

### A.1 Publicações em Anais de Congressos Nacionais

A. C. H. Damasceno, P. G. Barbosa and H. A. C. Braga, “Battery Charge System Based on Bidirectional DC-DC Converter Employing a Digital Current-Mode Controller for Photovoltaic Applications,” in *Proceedings of COBEP’2007*. 9th Brazilian Power Electronics Conference, Sep./Oct. 2007, pp.388–394.

J. R. Carvalho, A. C. H. Damasceno e C. A. Duque, “Uma Aproximação para Medição de Amplitude e Rastreamento de Frequência Através da DFT,” in *VII CBQEE’2007*. VII Conferência Brasileira sobre Qualidade da Energia Elétrica, 2007.

# Apêndice B

## Técnicas de Modelagem

### B.1 Média de espaço de estados

A técnica de Média de Espaço de Estados gera uma equação de pequenos sinais de baixa frequência para o conversor CC-CC PWM. A função de transferência ou modelo do circuito equivalente podem ser obtidos.

O conversor contém variáveis de estados independentes como a corrente no indutor e a tensão no capacitor, que formam o vetor de estados  $\mathbf{x}(t)$ , e o conversor é alimentado por fontes independentes que formam o vetor  $\mathbf{u}(t)$ . O vetor de saída  $\mathbf{y}(t)$  contém os sinais dependentes e de interesse. Durante o primeiro subintervalo cuja duração é  $dT_S$ , quando o dispositivo semiconductor controlado está em condução, o conversor é representado por um circuito linear como visualizado em (B.1) de espaço de estados.

$$\begin{cases} \dot{\mathbf{x}}(t) = \mathbf{A}_1\mathbf{x}(t) + \mathbf{B}_1\mathbf{u}(t) \\ \mathbf{y}(t) = \mathbf{C}_1\mathbf{x}(t) + \mathbf{E}_1\mathbf{u}(t) \end{cases} \quad (\text{B.1})$$

onde  $\dot{\mathbf{x}}(t) = d\mathbf{x}(t)/dt$ .

As matrizes  $\mathbf{A}_1$ ,  $\mathbf{B}_1$ ,  $\mathbf{C}_1$  e  $\mathbf{E}_1$  descrevem o circuito durante o primeiro subintervalo. A razão cíclica  $d(t)$  pode variar com o decorrer do tempo. Durante o segundo subintervalo, o conversor se reduz a outro circuito linear como visto em (B.2).

$$\begin{cases} \dot{\mathbf{x}}(t) = \mathbf{A}_2\mathbf{x}(t) + \mathbf{B}_2\mathbf{u}(t) \\ \mathbf{y}(t) = \mathbf{C}_2\mathbf{x}(t) + \mathbf{E}_2\mathbf{u}(t) \end{cases} \quad (\text{B.2})$$

As matrizes  $\mathbf{A}_2$ ,  $\mathbf{B}_2$ ,  $\mathbf{C}_2$  e  $\mathbf{E}_2$  descrevem o circuito durante o segundo subintervalo de

duração  $(1 - d)T_S$ .

Assume-se que a frequência natural dos conversores sejam muito menor que a frequência de comutação. Esta consideração coincide com a aproximação de pequenas oscilações, e é normalmente satisfeita em conversores bem projetados. Isto permite que os harmônicos de alta frequência devido a comutação sejam removidos pelo processo de média. Em adição, as formas de ondas são linearizadas sobre um ponto de operação. As formas de onda do conversor são expressas como os valores do ponto de operação, representado por letras maiúsculas, com a adição de pequenas variações, representado por letras minúsculas e circunflexo, como mostrado a seguir:

$$\begin{cases} \mathbf{x}(t) = \mathbf{X} + \hat{\mathbf{x}}(t) \\ \mathbf{u}(t) = \mathbf{U} + \hat{\mathbf{u}}(t) \\ \mathbf{y}(t) = \mathbf{Y} + \hat{\mathbf{y}}(t) \\ d(t) = D + \hat{d}(t) \end{cases} \quad (\text{B.3})$$

A linearização de pequenos sinais é justificada desde que sejam obedecidas as seguintes condições:

$$\begin{aligned} \|\mathbf{X}\| &>> \|\hat{\mathbf{x}}(t)\| \\ \|\mathbf{U}\| &>> \|\hat{\mathbf{u}}(t)\| \\ \|\mathbf{Y}\| &>> \|\hat{\mathbf{y}}(t)\| \\ D &>> |\hat{d}(t)| \end{aligned} \quad (\text{B.4})$$

onde  $\|\mathbf{x}\|$  representa a norma do vetor  $\mathbf{x}$ .

O modelo de Média de Espaço de Estados que descreve as formas de onda no ponto de operação é descrito pelas seguintes equações:

$$\begin{cases} \mathbf{0} = \mathbf{A}\mathbf{X} + \mathbf{B}\mathbf{U} \\ \mathbf{Y} = \mathbf{C}\mathbf{X} + \mathbf{E}\mathbf{U} \end{cases} \quad (\text{B.5})$$

onde a média das matrizes de estado são:

$$\begin{aligned} \mathbf{A} &= D\mathbf{A}_1 + (1 - D)\mathbf{A}_2 \\ \mathbf{B} &= D\mathbf{B}_1 + (1 - D)\mathbf{B}_2 \\ \mathbf{C} &= D\mathbf{C}_1 + (1 - D)\mathbf{C}_2 \\ \mathbf{E} &= D\mathbf{E}_1 + (1 - D)\mathbf{E}_2 \end{aligned} \quad (\text{B.6})$$

A solução de espaço de estados do conversor é:

$$\begin{cases} \mathbf{X} &= -\mathbf{A}^{-1}\mathbf{B}\mathbf{U} \\ \mathbf{Y} &= (-\mathbf{C}\mathbf{A}^{-1}\mathbf{B} + \mathbf{E})\mathbf{U} \end{cases} \quad (\text{B.7})$$

Portanto as equações de estado do modelo de pequenos sinais são:

$$\begin{cases} \dot{\hat{\mathbf{x}}}(t) &= \mathbf{A}\hat{\mathbf{x}}(t) + \mathbf{B}\hat{\mathbf{u}}(t) + [(\mathbf{A}_1 - \mathbf{A}_2)\mathbf{X} + (\mathbf{B}_1 - \mathbf{B}_2)\mathbf{U}]\hat{d}(t) \\ \hat{\mathbf{y}}(t) &= \mathbf{C}\hat{\mathbf{x}}(t) + \mathbf{E}\hat{\mathbf{u}}(t) + [(\mathbf{C}_1 - \mathbf{C}_2)\mathbf{X} + (\mathbf{E}_1 - \mathbf{E}_2)\mathbf{U}]\hat{d}(t) \end{cases} \quad (\text{B.8})$$

As Equações (B.8) descrevem como pequenas variações nos vetores de entrada e razão cíclica excitam variações nos estados e nos vetores de saída.

## B.2 Modelo de circuito equivalente

Modelos de conversores CC-CC utilizando circuitos equivalentes podem ser construídos usando as equações de Média de Espaço de Estados (B.5) e (B.8). Uma vez que todos os conversores CC-CC PWM apresentam funções básicas semelhantes, é possível encontrar modelos de circuitos equivalentes que têm a mesma forma. Conseqüentemente, o modelo de circuito ideal mostrado na Figura B.1 pode representar as propriedades físicas do conversor CC-CC PWM.




Figura B.1: Circuito equivalente para conversores estáticos.

A principal função dos conversores CC-CC é a transformação de níveis CC de tensão e corrente, idealmente com 100% de eficiência. Esta função é representada pelo modelo como um transformador CC ideal. Este modelo tem uma relação de espiras de  $1 : M(D)$ . Ele obedece a todas as propriedades usuais dos transformadores, exceto que pode passar tensões e correntes CC. Apesar de que em transformadores magnéticos convencionais não possam passar tensões CC.

Pequenas variações na fonte de tensão também podem ser transformadas pela relação de conversão,  $1 : M(D)$ . Pequenas variações na razão cíclica  $d(t)$  excita variações nas tensões e correntes do conversor. Estas são modeladas pelas fontes  $e(s)\hat{d}(s)$  e  $j(s)\hat{d}(s)$  da

Tabela B.1: Parâmetros do circuito equivalente para alguns conversores.

Conversor	$M(D)$	$L_e$	$e(s)$	$j(s)$
<i>Buck</i>	$D$	$L$	$\frac{V_1}{D^2}$	$\frac{V_1}{R}$
<i>Boost</i>	$\frac{1}{1-D}$	$\frac{L}{(1-D)^2}$	$V_1 \left(1 - \frac{sL}{(1-D)^2 R}\right)$	$\frac{V_1}{(1-D)^2 R}$

Figura B.1. Em geral, ambas fontes de tensão e corrente são requeridas. Os parâmetros para os conversores ideais *buck* e *boost* são mostrados na Tabela B.1.

O modelo de circuito equivalente da Figura B.1 pode ser resolvido usando técnicas de análise de circuitos lineares convencionais para encontrar as quantidades de interesse como as funções de transferência de pequenos sinais de controle-saída e entrada-saída dos conversores *buck* e *boost*. A função de transferência controle-saída,  $G_d(s)$ , em (B.9) é a relação entre  $d(s)$  e  $v_1(s)$  com  $v_2(s)$  nulo. E função de transferência entrada-saída,  $G_g(s)$ , em (B.10) é a relação entre  $v_2(s)$  e  $v_1(s)$  com  $d(s)$  nulo.

$$G_d(s) = \left. \frac{v_1(s)}{d(s)} \right|_{v_2(s)=0} = G_{d0} \frac{1 - \frac{s}{\omega_z}}{1 + \frac{s}{Q\omega_0} + \left(\frac{s}{\omega_0}\right)^2} \quad (\text{B.9})$$

$$G_g(s) = \left. \frac{v_1(s)}{v_2(s)} \right|_{d(s)=0} = G_{g0} \frac{1}{1 + \frac{s}{Q\omega_0} + \left(\frac{s}{\omega_0}\right)^2} \quad (\text{B.10})$$

As expressões para os parâmetros em (B.9) e (B.10) são mostrados na Tabela B.2.

Tabela B.2: Parâmetros da função de transferência de pequenos sinais.

Conversor	$G_{g0}$	$G_{d0}$	$\omega_0$	$Q$	$\omega_z$
<i>Buck</i>	$D$	$\frac{V_1}{D}$	$\frac{1}{\sqrt{LC}}$	$R\sqrt{\frac{C}{L}}$	$\infty$
<i>Boost</i>	$\frac{1}{1-D}$	$\frac{V_1}{(1-D)}$	$\frac{1-D}{\sqrt{LC}}$	$(1-D)R\sqrt{\frac{C}{L}}$	$\frac{(1-D)^2 R}{L}$

O controle de sistemas com conversor *boost* tendem a instabilidade devido a presença de um zero da função de transferência  $G_d(s)$  fora da região de estabilidade (semiplano direito do plano- $s$  para sistemas contínuos e exterior ao círculo unitário do plano- $z$  para sistemas discretos), ou seja, é um sistema de fase não mínima. Quando um zero está presente no semiplano direito é difícil obter uma margem de fase adequada em uma realimentação de laço simples convencional em sistemas que têm uma largura de banda grande. Portanto é necessário investigar a utilização dos métodos de controle.

# Apêndice C

## Programando em ATP e DSP

### C.1 Algoritmo em MODELS/ATP

```
MODEL contr
- AUGUSTO DE CAUX HENRIQUES DAMASCENO
DATA L
    DCK0
INPUT VBB
    VCC
    IC
    ILN
OUTPUT OUT
VAR VCCAUX
    OUT
    DAUX0
    DAUX1
    D_DEL
    AUX0
    AUX1
    AUX2
    AUX5
    A
    TD
INIT OUT :=0
    DAUX0 :=0
    DAUX1 :=0
    D_DEL:=0
    AUX0 :=0
    AUX1 :=0
    AUX2 :=0
```

```

    AUX5 :=0
    A :=0
    TD :=DCK0*TIMESTEP
ENDINIT
EXEC
-
IF AUX0=0 THEN
    AUX5 :=1
    AUX1 :=0
    AUX2 :=0
- AUX0 :=1
-
    IF VCC=0 THEN
        VCCAUX:=1E-12
    ELSE
        VCCAUX:=VCC
    ENDIF
-
    DAUX0:= DAUX1
    D_DEL:=-DAUX0*2+(L/TD*(IC-ILN)+2*VBB)/VCCAUX
    DAUX1:= DAUX0+D_DEL
ELSE
    AUX5 :=0
ENDIF
-
AUX1 := ((DAUX0)/2)*DCK0 -TD/TIMESTEP
-
A:=AUX0
IF (AUX0<AUX1) THEN
    OUT:=1
ELSE
    OUT:=0
ENDIF
-
IF ((AUX2=0)AND(AUX0<(DCK0/2))) THEN
    AUX0 := AUX0+1
ELSE
    AUX2 := 1
    AUX0 := AUX0-1
ENDIF
-
ENDEXEC
ENDMODEL

```

## C.2 Registradores do DSP TMS320F2812

A correta configuração dos registradores é fundamental para o perfeito funcionamento do DSP portanto resume-se aqui os pontos principais.

Deve-se configurar o DSP de forma a possibilitar as aquisições e a atuação de modo síncrono. Para tal é necessário habilitar a interrupção ADCINT (ADC), pertencente às interrupções periféricas (do inglês, *Peripheral Interrupt Expansion*) (PIE). Mais especificamente esta situa-se na lista das interrupções da CPU de mais alta prioridade, a INT1, e o bit referente a esta é denominado INTx.6 [52]. Esta interrupção é responsável por redirecionar o processamento para a rotina de interrupção `adc_isr(void)`.

O GPTCONA é um registrador pertencente ao administrador de eventos (do inglês, *Event Manager*) (EM), o bit T1TOADC referente a este registrador é responsável pela sincronização do ADC com o EM. O EM A é responsável pela geração do sinal DPWM [53]. O T1CON é onde se configura todas as características do DPWM como a fonte do *clock*, a divisão do *clock* (*prescaler*), a forma como será realizada a contagem (*up/down*) e a determinação do exato momento que o registrador responsável pela razão cíclica é atualizado [53].

O registrador T1PR, pertencente ao EM, juntamente com o HISPCP, pertencente aos registradores de controle do sistema, determinam qual será o período de comutação e conseqüentemente o período de amostragem. Deste modo o HISPCP está configurado de forma a possibilitar o DSP a trabalhar a 150 MHz, portanto se T1PR é definido 3000 e a portadora é triangular (*up/down*) então a frequência de amostragem é 25 kHz. O T1PR é o valor máximo que o contador irá atingir.

Já o CMPR1, pertencente ao EM, é onde se situa o valor da razão cíclica cuja atualização é configurada de acordo com o bit TCLD em T1CON, também pertencente ao EM [53]. Os registradores `EvaRegs.ACTRA.all`, `EvaRegs.DBTCONA.all` são responsáveis pela lógica dos sinais de saída e pelo tempo-morto digital, respectivamente.

Para a configuração do ADC é necessário determinar quantos e quais conversores serão utilizados. Além disso é preciso determinar os parâmetros do S/H, e gerar uma interrupção para a manipulação das variáveis e a realização do controle.

São vários os registradores responsáveis pela configuração do ADC [54]. O registrador `ADC_MAX_CONV` determina o número máximo de conversões, que é três neste caso, já os registradores `ADC_CHSEL_SEQ1.bit.CONVxx` são responsáveis pela seleção dos canais e pela ordem em que as conversões serão realizadas, que são `ADCINA0`, `ADCINA1` e `ADCINA2` neste caso. Os registradores `ADCTRL1.bit.ACQ_PS`, `ADCTRL1.bit.CPS` e `ADCTRL3.bit.ADCCLKPS` são responsáveis pela configuração do S/H. O registrador `ADCTRL2.bit.EVA_SOC_SEQ1` é responsável pela sincronização do ADC com o EM A e o registrador `ADCTRL2.bit.INT_ENA_SEQ1` é responsável por gerar a interrupção que redirecionará o processamento para a função `adc_isr(void)`.

### C.3 Algoritmo em Linguagem C/DSP

```
// #####  
// Conversor CC/CC Bidirecional  
// FILE: conversor_cccc1.c  
//  
// TITLE: Programa para Controle do Conversor CC-CC Bidirecional.  
//  
// ASSUMPTIONS:  
//  
// Connect signals to be converted to A1, A2 and A3.  
//  
// DESCRIPTION:  
//  
// This example divides SYSCLKOUT by one to reach a 150Mhz HSPCLK (assuming a  
// 30Mhz XCLKIN). The clock divider in the ADC is not used so that the ADC  
// will see the 25Mhz on the HSPCLK. Interrupts are enabled and the EVA is  
// setup to generate a periodic ADC SOC on SEQ1. Three channels are converted:  
// ADCINA1, ADCINA2 and ADCINA3.  
//  
// #####  
//  
// Autor: Augusto de Caux Henriques Damasceno.  
//  
// Data: 31/05/2007  
//  
// #####  
//  
// Pre-processor  
#define MAX_int16      ((int16)(32767))  
#define MIN_int16      ((int16)(-32768))  
#define MAX_Uint16     ((Uint16)(65535))  
#define MIN_Uint16     ((Uint16)(0))  
#define MAX_int32      ((int32)(2147483647))  
#define MIN_int32      ((int32)(-2147483647-1))  
#define MAX_Uint32     ((Uint32)(0xFFFFFFFFU))  
#define MIN_Uint32     ((Uint32)(0))  
#include "DSP281x_Device.h"      // DSP281x Headerfile Include File  
#include "DSP281x_Examples.h"    // DSP281x Examples Include File  
//  
// Prototipo para as funcoes deste arquivo.  
interrupt void adc_isr(void);  
void init_eva(void);  
//  
int32 div(int32, int32, Uint16);  
Uint32 div1(int32, int32, Uint16);
```

```

//
// Variaveis globais para este exemplo:
Uint16 LoopCount;
Uint16 IL_N=0;           //corrente no indutor, instante [n].
Uint16 IL_Nm1=0;       //corrente no indutor, instante [n-1].
Uint16 VCC=0;          //tensao no barramento cc.
Uint16 VBB=0;          //tensao na bateria.
//
int16 IL_OFFSET = 2048;      //offset da corrente
int16 VCC_OFFSET= 0;        //offset da tensao no barramento cc
int16 VBB_OFFSET= 0;        //offset da tensao na bateria
//
int16 IL_Escala =50;
int16 VCC_Escala=270;
int16 VBB_Escala=270;
int16 D_N_Escala=3000;
//
int16 IL_Nm1_Add1;          //offsets retirados
int16 VCC_Add1;
int16 VBB_Add1;
//
int32 IL_Nm1_Conversion;
int32 VCC_Conversion;
int32 VBB_Conversion;
//
int32 IL_Nm1_Medido;
int32 VCC_Medido;
int32 VBB_Medido;
//
int32 IL_Erro = 0;
int32 IL_Ref = 0x00060000;    //3,0 IQ_17
int32 L_F = 0x0008C000»14;    //4,375 IQ_3
int32 VBB_Medido_2=0;
//
int32 Temp1 = 0;
int32 Temp2 = 0;
//
int32 D_N = 0;
int32 D_Np1 = 0;
Uint16 D_PWM = 0;
int32 D_N_Delta = 0;
int32 Const_Delta= 0x00020000;    //1,0 IQ_17
//
Uint16 i=0;
//
Uint16 LoopCount = 0, IntCount = 0;
//

```

```

void main(void)
{
// Passo 1 - Inicia o Sistema de Controle:
// PLL, WatchDog, enable Peripheral Clocks
// Esta funcao e encontrada no arquivo "SP281x_SysCtrl.c".
    InitSysCtrl();

// Para este exemplo, set HSPCLK to SYSCLKOUT / 1
// (150Mhz assumindo 150Mhz SYSCLKOUT)
    EALLOW;
    SysCtrlRegs.HISPCP.all = 0x0;          // HSPCLK = SYSCLKOUT/1
    EDIS;

// Passo 2 - Inicia GPIO:
// Esta funcao e encontrada no arquivo "DSP281x_Gpio.c"
// InitGpio();          // Ignorado

// Passo 3 - Apaga todas as interrupcoes e inicia PIE vector table:
// Desabilita interrupcoes da CPU
    DINT;

// Inicia os registradores do "PIE control" para valores "default".
// Os valores "default" sao todas as interrupcoes PIE desabilitadas e
// os flags apagados.
// Esta funcao e encontrada no arquivo "DSP281x_PieCtrl.c".
    InitPieCtrl();

// Desabilita as interrupcoes da CPU e apaga todos os flags de interrupcao
// da CPU.
    IER = 0x0000;
    IFR = 0x0000;

// Inicia a "PIE vector table" com ponteiro para interface "Interrupt
// Service Routines (ISR)".
// A interface das rotinas "ISR" são encontradas no arquivo "DSP281x_DefaultIsr.c".
// Esta funcao e encontrada no arquivo "DSP281x_PieVect.c".
    InitPieVectTable();

// Interrupcoes usadas neste exemplo sao remapeadas para "ISR".
    EALLOW;          // E preciso para escrever nos registradores protegidos "EALLOW".
    PieVectTable.ADCINT = &adc_isr;
    EDIS;           // E preciso para desabilitar escrita nos registradores
                  // protegidos "EALLOW".

// Step 4. Inicializa todos os dispositivos perifericos:
// Esta funcao e encontrada no arquivo "DSP281x_InitPeripherals.c".
// InitPeripherals();          // Not required.

```

```

InitAdc();                // Init the ADC.

// Habilitando interrupcoes:
// Habilita "ADCINT"no "PIE".
PieCtrlRegs.PIEIER1.bit.INTx6 = 1;
IER |= M_INT1;           // Habilita "CPU Interrupt 1".
EINT;                    // Habilita "Global interrupt INTM".
ERTM;                    // Habilita "Global realtime interrupt DBGM".

// Configura "ADC"
// Configura "3 conv's on SEQ1".
AdcRegs.ADCMAXCONV.all = 0x0002;
// Configura "ADCINA0 as 1st SEQ1 conv".
AdcRegs.ADCCHSELSEQ1.bit.CONV00 = 0x0;
// Configura "ADCINA1 as 2nd SEQ1 conv".
AdcRegs.ADCCHSELSEQ1.bit.CONV01 = 0x1;
// Configura "ADCINA2 as 3rd SEQ1 conv".
AdcRegs.ADCCHSELSEQ1.bit.CONV02 = 0x2;
AdcRegs.ADCTRL1.bit.ACQ_PS = 4;
AdcRegs.ADCTRL1.bit.CPS = 1;
AdcRegs.ADCTRL3.bit.ADCCLKPS = 3;
// Habilita "EVASOC"para iniciar "SEQ1".
AdcRegs.ADCTRL2.bit.EVA_SOC_SEQ1 = 1;
// Habilita "SEQ1 interrupt (every EOS)".
AdcRegs.ADCTRL2.bit.INT_ENA_SEQ1 = 1;

// Configura "EVAT1PWM", "T2PWM", "PWM1-PWM6".
// Inicia os "timers".
// Inicia "EVA Timer1".
EvaRegs.T1PR = 3000;                // "Timer1 period".
EvaRegs.T1CMPR = 0x3C00;           // "Timer1 compare".
EvaRegs.T1CNT = 0000;              // "Timer1 counter".
EvaRegs.GPTCONA.bit.T1TOADC = 1;   // "Set ADC SOC".
EvaRegs.T1CON.all = 0x0842;        // "TMODE = continuous up/down".
                                    // "Timer enable".
                                    // "Timer compare enable".

// Inicia "EVA Timer2"
//EvaRegs.T2PR = 0x0FFF;           // "Timer2 period".
//EvaRegs.T2CMPR = 0x03C0;         // "Timer2 compare".
//EvaRegs.T2CNT = 0x0000;          // "Timer2 counter".
// "TMODE = continuous up/down".
// "Timer enable".
// "Timer compare enable".
//EvaRegs.T2CON.all = 0x1042;
//EvaRegs.T2CON.bit.TENABLE = 0;

```

```

// Configura "T1PWM"e "T2PWM".
// "Drive T1/T2 PWM by compare logic".
//EvaRegs.GPTCONA.bit.TCMPOE = 1;
// "Polarity of GP Timer 1 Compare = Active low".
//EvaRegs.GPTCONA.bit.T1PIN = 1;
// "Polarity of GP Timer 2 Compare = Active high".
//EvaRegs.GPTCONA.bit.T2PIN = 2;

// Habilita "compare for PWM1-PWM6".
EvaRegs.CMPR1 = 1500;
EvaRegs.CMPR2 = 2000;
EvaRegs.CMPR3 = 1000;

// ACTRA
// forced low - 00
// active low - 01
// active high - 10
// forced high - 11
// output pin 1 CMPR1 - active high 10
// output pin 2 CMPR1 - active low 01
// output pin 3 CMPR2 - active high 00
// output pin 4 CMPR2 - active low 00
// output pin 5 CMPR3 - active high 00
// output pin 6 CMPR3 - active low 00
EvaRegs.ACTRA.all = 0x0666;
EvaRegs.DBTCONA.all = 0x0000; // Desabilita "deadband".
EvaRegs.COMCONA.all = 0xA600;

// Laco infinito.
for(;;)
{
    LoopCount++;
}
}

interrupt void adc_isr(void)
{
    IL_N = AdcRegs.ADCRESULT0 » 4;
    VCC = AdcRegs.ADCRESULT1 » 4;
    VBB = AdcRegs.ADCRESULT2 » 4;
    //
    // Reinicia para proxima "ADC sequence".
    AdcRegs.ADCTRL2.bit.RST_SEQ1 = 1; // Reseta "SEQ1".
    AdcRegs.ADCST.bit.INT_SEQ1_CLR = 1; // Apaga "INT SEQ1 bit".
    PieCtrlRegs.PIEACK.all = PIEACK_GROUP1; // Reconhece "interrupt to PIE".
    //retirando offset
    IL_Nm1_Add1 = IL_Nm1 - IL_OFFSET;
}

```

```

VCC_Add1    = VCC    - VCC_OFFSET;
VBB_Add1    = VBB    - VBB_OFFSET;
//
AdcRegs.ADCCTRL2.bit.RST_SEQ1 = 1;           // Reseta "SEQ1".
AdcRegs.ADCST.bit.INT_SEQ1_CLR = 1;         // Apaga "INT SEQ1 bit".
PieCtrlRegs.PIEACK.all = PIEACK_GROUP1;    // Reconhece "interrupt to PIE".
//retirando offset
IL_Nm1_Add1 = IL_Nm1 - IL_OFFSET;
VCC_Add1    = VCC    - VCC_OFFSET;
VBB_Add1    = VBB    - VBB_OFFSET;
//
IL_Nm1_Conversion = (int32)IL_Nm1_Add1 << 6U;
VCC_Conversion    = (int32)VCC_Add1    << 5U;
VBB_Conversion    = (int32)VBB_Add1    << 5U;
//
IL_Nm1_Medido = (IL_Nm1_Conversion * IL_Escala);
VCC_Medido    = (VCC_Conversion    * VCC_Escala);
VBB_Medido    = (VBB_Conversion    * VBB_Escala);
//
IL_Erro        = IL_Ref - IL_Nm1_Medido;
VBB_Medido_2   = VBB_Medido << 1U;
//
Temp1 = (IL_Erro >> 3U) * (L_F);
Temp2 = VBB_Medido_2 + Temp1;
//
D_N_Delta = (-(D_N >> 2)) + div(Temp2, VCC_Medido, 17);
//
if( D_N_Delta > (Const_Delta-D_N) )
{
    D_N_Delta=Const_Delta;
}
else
    if( D_N_Delta<(-D_N) )
    {
        D_N_Delta = 0;
    }
//
D_Np1 = D_N_Delta + D_N;
//
D_PWM = (Uint16)((D_Np1 * D_N_Escala)>>17);
//
D_N = D_Np1;
IL_Nm1 = IL_N;
IntCount++;
//
EvaRegs.CMPR1 = D_PWM;
//

```

```

        return;
    }

int32 div(int32 num, int32 den, Uint16 n)
{
    int32 quoc;
    Uint32 absquoc;
    Uint32 absden;
    if(den == 0)
    {
        //divisao por zero
        quoc = num >= 0 ? MAX_int32 : MIN_int32;
    }
    else
    {
        absquoc = (Uint32)(num >= 0 ? num : -num);
        absden = (Uint32)(den >= 0 ? den : -den);
        if(num < 0 != den < 0)
        {
            absquoc = div1(absquoc, absden, n);
            quoc = -absquoc;
        }
        else
        {
            absquoc = div1(absquoc, absden, n);
            quoc = absquoc;
        }
    }
    return quoc;
}

Uint32 div1(int32 numerador, int32 denominador, Uint16 n)
{
    Uint32 quociente;
    Uint16 numextrabit;
    if(denominador == 0)
    {
        quociente = MAX_Uint32;
    }
    else
    {
        quociente = numerador / denominador;
        numerador %= denominador;
        for(i = 0; i < n; i++)
        {
            numextrabit = (numerador >= 2147483647UL);
            numerador <<= 1;
        }
    }
}

```

```
        quociente «= 1;
        if(numextrabit || (numerador >= denominador))
        {
            quociente++;
            numerador -= denominador;
        }
    }
    return (int32)quociente;
}
```